Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

7.13.4. RXタイムスタンプ・インターフェイス

RXタイムスタンプ・インターフェイスでは、受信したパケットのRXタイムスタンプを提供します。

各RXパケットには、タイムスタンプが含まれており、o_ptp_rx_its に記録されています。タイムスタンプ信号が有効なのは、o_rx_valido_rx_startofpacket 信号がHighの場合です。

図 53. IEEE 1588 RXタイムスタンプ・インターフェイスの使用この図で示している2つのRXパケットには、2つのRXパケットと、それぞれの入力タイムスタンプが含まれています。
表 58.  RXタイムスタンプ・インターフェイスの信号すべてのインターフェイス信号のクロッキングは、i_clk_rx クロックにより行われます。タイムスタンプは常に1588 v2形式です。

信号名

説明

o_ptp_rx_its[95:0]

o_ptp_rx_its[191:0]

96ビット (10GE/25GE/50GE/100GE/200GE))

192ビット (400GE)

着信RXパケットの入力タイムスタンプ信号 (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • RX MAC Avalon STクライアント・インターフェイスの場合、o_ptp_rx_its[95:0] が有効なのは、o_rx_valido_rx_startofpacket 信号の両方が1に等しい場合のみです。
  • RX MACセグメント化クライアント・インターフェイスの場合、 o_ptp_rx_its[95:0] が有効なのは、o_rx_valid が1に等しく、o_rx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合のみです。

    o_ptp_rx_its[191:96] が有効なのは、o_rx_valid が1に等しく、o_rx_mac_inframe[15:8] にSOPが含まれている場合のみです。