Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

4.2.2.1. RXプリアンブル処理

プリアンブル・シーケンスはStart、6プリアンブル・バイト、SFDです。StartバイトはMIIの受信レーン0上にある必要があり、66bブロックからデコードされたデータのバイト [7:0] を意味します。IPコアでは、Start Controlバイト (0xFB、対応するMII制御ビットは1に設定) を使用して、イーサネット・パケットの開始とプリアンブルの位置を識別します。

デフォルトでMAC RXでは、受け入れたフレームからStart、SFD、プリアンブル、およびIPGバイトをすべて削除します。ただし、Fタイル・イーサネット・インテル® FPGAハードIPのパラメーター・エディターでEnable preamble passthroughをオンにした場合は、MAC RXによる8バイトのプリアンブル・シーケンスの削除は行われません。