Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

9.1.6. レジスター

オートネゴシエーション・レジスターおよびリンク・トレーニング・レジスターは、F-Tile Auto-Negotiation and Link Training for Ethernet Intel® FPGA IPによって制御する各イーサネット・ポートで使用可能です。

F-tile Auto-Negotiation and Link Training Register Map を参照して、レジスターマップとレジスターの説明にアクセスします。レジスターマップでは、バイトアドレスのオフセットを使用したレジスターを記載しています。