Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

9.2.4. PTPピアツーピアMeanPathDelayリコンフィグレーション・インターフェイス

表 75.  PTPピアツーピア (P2P) MeanPathDelayリコンフィグレーション・インターフェイスこのインターフェイスの信号のクロッキングは、i_reconfig_clk クロックにより行われ、リセットは、i_reconfig_reset 信号により行われます。このクロックとリセットは、IPコアのすべてのリコンフィグレーション・インターフェイスに使われます。
ポート名 説明

i_reconfig_ptp_p2p_addr[16:0]

17ビット

PTP P2P MeanPathDelayステータスレジスターのワード・アドレス・バス。

i_reconfig_ptp_p2p_read

1ビット

PTP P2P MeanPathDelayおよびステータスレジスターの読み出し要求信号。

i_reconfig_ptp_p2p_write

1ビット

PTP P2P MeanPathDelayおよびステータスレジスターの書き込み要求信号。

i_reconfig_ptp_p2p_byteenable[3:0]

4ビット

PTP P2P MeanPathDelay読み出しおよび書き込み要求信号のバイトイネーブル。

o_reconfig_ptp_p2p_readdata[31:0]

32ビット

PTP P2P MeanPathDelayおよびステータスレジスターへの読み出しからの読み出しデータ。

o_reconfig_ptp_p2p_readdata_valid

1ビット

設定すると、PTP P2P MeanPathDelayおよびステータスレジスターからの読み出しデータが有効になります。

i_reconfig_ptp_p2p_writedata[31:0]

32ビット

PTP P2P MeanPathDelayおよびステータスレジスターの書き込みデータ。

o_reconfig_ptp_p2p_waitrequest

1ビット

PTP P2P MeanPathDelayおよびステータスレジスター上の動作向け Avalon® メモリーマップド・インターフェイス・ストール信号。