Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

9.2.3. PTP非対称遅延リコンフィグレーション・インターフェイス

表 74.  PTP非対称リコンフィグレーション・インターフェイスこのインターフェイスの信号のクロッキングは、i_reconfig_clk クロックにより行われ、リセットは、i_reconfig_reset 信号により行われます。このクロックとリセットは、IPコアのすべてのリコンフィグレーション・インターフェイスに使われます。
ポート名 説明

i_reconfig_ptp_asym_addr[16:0]

17ビット

PTP非対称遅延およびステータスレジスターのワード・アドレス・バス。

i_reconfig_ptp_asym_read

1ビット

PTP非対称遅延およびステータスレジスターの読み出し要求信号。

i_reconfig_ptp_asym_write

1ビット

PTP非対称遅延およびステータスレジスターの読み出し要求信号。

i_reconfig_ptp_asym_byteenable[3:0]

4ビット

PTP非対称読み出しおよび書き込み要求信号のバイトイネーブル。

o_reconfig_ptp_asym_readdata[31:0]

32ビット

読み出しからPTP非対称遅延およびステータスレジスターへの読み出しデータ。

o_reconfig_ptp_asym_readdata_valid

1ビット

設定すると、PTP非対称遅延およびステータスレジスターからの読み出しデータが有効になります。

i_reconfig_ptp_asym_writedata[31:0]

32ビット

PTP非対称遅延およびステータスレジスターの書き込みデータ。

o_reconfig_ptp_asym_waitrequest

1ビット

PTP非対称遅延およびステータスレジスター上の動作向け Avalon® メモリーマップド・インターフェイス・ストール信号。