Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

7.13. Precision Time Protocolインターフェイス

Precision Time Protocol (PTP) インターフェイスが使用可能になるのは、Enable IEEE 1588 PTP オプションをPTP タブでイネーブルした場合です。IPを選択すると、PTPベースの1ステップまたは2ステップのTXおよびRXタイムスタンプが生成されます。IPには、IEEE 1588 96ビット時刻 (TOD) 入力が必要です。
表 54.  PTPクロックポート

信号名

説明

i_clk_tx_tod 1

TX TOD入力クロック。クロック周波数は、イーサネット・レートと選択したTimestamp accuracy modeによって異なります。

Basicタイムスタンプ精度モードでは、この信号は、次に挙げる周波数より低いクロックに接続します。
  • 10GE: 390.625MHz
  • 25GE/50GE/100GE/200GE/400GE: 390.625MHz
Advancedタイムスタンプ精度モードでは、この信号は、o_clk_tx_div クロックに接続します。
  • 10GE: 156.25MHz
  • 25GE/50GE/100GE/200GE/400GE: 390.625MHz
i_clk_rx_tod 1

RX TOD入力クロック。クロック周波数は、イーサネット・レートと選択したTimestamp accuracy modeによって異なります。

Basicタイムスタンプ精度モードでは、この信号は、次に挙げる周波数より低いクロックに接続します。
  • 10GE: 390.625 MHz
  • 25GE/50GE/100GE/200GE/400GE: 390.625 MHz
Advancedタイムスタンプ精度モードでは、この信号は、o_clk_rec_div クロックに接続します。
  • 10GE: 156.25MHz
  • 25GE/50GE/100GE/200GE/400GE: 390.625MHz
i_clk_ptp_sample 1 PTP測定用のサンプルクロック。クロック周波数は114.2857MHzです。

同じサンプルクロックから供給するデザインのPTPロジックによって、複数のFタイル・イーサネット・インテル® FPGAハードIPをインスタンス化します。