Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

4.3.1. PCSモード

Fタイル・イーサネット・インテル® FPGAハードIPによるPCS onlyモードのサポートは、10GE/25GE/50GE/100GE/200GE/400GEイーサネット・レート・バリアントにおいて使用可能です。オプションのRS-FEC機能を備えています。

TX PCSデータパスの構成は次のとおりです。
  • TX PCSエンコーダー: PMAインターフェイスからのデータをエンコードします。
  • TX PCSスクランブラー: データのスクランブルをイネーブルします。データがスクランブルされない場合、チャネルは正しくロックされません。
  • アラインメント挿入: TX PCSインターフェイスによりアラインメント・マーカーを挿入します。
  • ストライパー: ロジック・シーケンシャルなデータをセグメント化してデータ・スループットを向上させます。
RX PCSデータパスの構成は次のとおりです。
  • アライナー: 着信データのアラインメントをイネーブルします。
  • RX PCSデスクランブラー: 受信スクランブル・データのデスクランブリングをイネーブルします。
  • RX PCSデコーダー: PMAインターフェイスからの着信エンコードデータをデコードします。