Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

7.9. FlexEおよびOTNモードのTXインターフェイス

Fタイル・イーサネット・インテル® FPGAハードIP TXクライアント・インターフェイスのFlexEおよびOTNバリエーションでは、PCS66インターフェイス・プロトコルを採用しています。

FlexEおよびOTNのバリエーションでは、アプリケーションによって66bブロックをTX PCSに書き込むことができます。TX MACはバイパスします。

  • FlexEモード、および200GE/400GE OTNモードでは、PCSのTXエンコーダーもバイパスします。
  • 10GE/25GE/40GE/50GE/100GE OTNモードでは、TXエンコーダーとスクランブラーの両方をバイパスします。

送信方向では、クライアントはソースとして動作し、TX PCSはシンクとして動作します。

表 49.  PCS66 TXインターフェイスの信号すべてのインターフェイス信号のクロッキングは、TXクロックにより行われます。信号名は、標準の Avalon® ストリーミング・インターフェイス信号です。

信号名

説明

i_tx_pcs66_d[1055:0]

i_tx_pcs66_d[527:0]

i_tx_pcs66_d[263:0]

i_tx_pcs66_d[131:0]

i_tx_pcs66_d[65:0]

1056ビット (400GE)

528ビット (200GE)

264ビット (100GE)

132ビット (40GE/50GE)

66ビット (10GE/25GE)

1ブロックに対するTX PCS 66bデータです。

  • FlexEモードでは、表示されるデータはスクランブルされます。
  • OTNモードでは、データはRS-FECまたはPMAに直接送られます。

i_tx_pcs66_valid

1ビット アサートされると、TX PCS 66bデータが有効であることを示します。

アサートは、TX PCS 66b Ready信号がアサートされたときに行ってください。

o_tx_pcs66_ready

1ビット

TX PCS 66b Ready信号です。

アサートされると、PCSで新しいデータの受信準備ができていることを示します。

i_tx_pcs66_am

各チャネルで1ビット アライメント・マーカー挿入ビットです。

FlexEモードでこの信号をアサートすると、PCSでは、TX PCSデータ信号に表示されているデータの代わりにアライメント・マーカーのギャップを許可します。アプリケーションによってブロックがアライメント・マーカーとしてマークされ、スクランブラーによるデータの処理はされません。

OTNモードでは、RS-FECはアライメント・マーカーの位置を認識する必要があります。

FEC なしの OTN モードでは、i_tx_pcs66_am 信号はオプションです。この信号はLowに固定できます。

図 41. PCS66 TXインターフェイスを使用したデータ送信この図で示しているのは、PCS66 TXインターフェイスを使用して、66bブロックをFlexEおよびOTNモードでTX PCSに直接書き込む方法です。

TXデータは66bブロックとして書き込まれます。ブロックは66bエンコードされ、同期ヘッダービットは右端のビット位置 (ビット1および0) にあることが想定されます。

  • FlexEモードでは、PCSによって送信用にブロックのスクランブルとストライプが行われます。
  • OTNモードでは、PCSによって送信用にブロックのストライプのみが行われます。入力データはすでにスクランブルされていることが想定されます。

i_tx_pcs66_valid は次の条件に合致する必要があります。

  • Valid信号のアサートは、Ready信号がアサートされている場合にのみ行い、デアサートは、Ready信号がデアサートされている場合にのみ行います。
  • この2つの信号は、1から6サイクルのまでの固定レイテンシーで間隔を空けます。
  • Valid信号がデアサートされたら、i_tx_pcs66_d を一時停止してください。

PCS66モードのTXインターフェイスのブロックオーダーは、TX PCSインターフェイスと同じです。ブロックの送信はLSBからMSBです。インターフェイスから送信される最初のバイトは i_tx_pcs66_d[65:0] です。

PCS66モードのTXインターフェイスのビットオーダーは、TX PCSインターフェイスと同じです。ビットの送信は右から最上位です。インターフェイスから送信される最初のビットは i_tx_pcs66_d[0] です。

図 42. アラインメント・マーカーの挿入

PCS66 TXインターフェイスをFlexEモードに使用すると、アラインメント・マーカー挿入のタイミングをファブリックから制御できます。わずかな違いはありますが、同じ動作を単一レーンバリアントに対して実行できます。

  • 40GE/50GE/100GE/200GE/400GEチャネル、およびRS-FECを備えた25GEチャネルの場合、この信号によってアライメント・マーカーが挿入されます。
  • RS-FECまたはFirecode のない10GE/25GE チャネルの場合、この信号によって、サイクルがPCS処理に対して無効として扱われます (スクランブルは変更されません)。

FlexEモードでは、アラインメント・マーカー挿入のタイミングは非常に厳格です。アラインメント・マーカーの遅延には、イーサネット・リンクの中断が必要です。有効なサイクルを使用してアラインメント・マーカーをカウントします。 i_tx_pcs66_valid がLowの場合、アラインメント・マーカー・カウンターおよび入力はフリーズさせてください。

OTNストリームには、独自のアラインメント・マーカーが含まれていることが想定されます。FEC付きOTNモードでは、 i_tx_pcs66_am をアサートして、アラインメント・マーカーの位置を示してください。FECなしのOTNモードでは、i_tx_pcs66_am はオプションでです。この信号はLowに固定できます。

FECモードでは、TXデータパスが完全にリセット解除されるのは、少なくとも2アライメント・マーカー期間が経過した後です。i_tx_pcs66_am の駆動は、適切な間隔で、o_tx_lanes_stable がHighになるまで行ってください。信号の駆動は、o_tx_pll_locked がHighになり、o_tx_pcs66_ready のトグルが開始したらすぐに行います。外部カスタム・レート・インターフェイスがイネーブルされたら、i_custom_cadence の駆動を開始してください。詳細については、カスタム・レート・インターフェイス を参照してください。