Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

8.1.2. FECおよびトランシーバーのコントロール・レジスターおよびステータスレジスター

レーンセグメントによって、FECおよびトランシーバー・レジスターが編成されます。各レーンセグメントにはレジスターのセットが含まれています。これは、特定のイーサネット・モードに必要なイーサネット・フラクチャーまたはFECレーンの数に応じて複数回複製されます。
表 64.  イーサネット・モードごとのFEC/トランシーバーのレーンセグメントのベースアドレスこの表は、各セグメントのレイアウトとベースアドレスを示しています。
イーサネット・モード FEC/トランシーバーのレーンセグメント eth_reconfig のベースアドレス
25GE セグメント0 0x6000
50GE セグメント0 0x6200
セグメント1 0x6400
100GE セグメント0 0x6600
セグメント1 0x6800
セグメント2 0x6A00
セグメント3 0x6C00
200GE セグメント0 0x6E00
セグメント1 0x7000
セグメント2 0x7200
セグメント3 0x7400
セグメント4 0x7600
セグメント5 0x7800
セグメント6 0x7A00
セグメント7 0x7C00
400GE セグメント0 0x7E00
セグメント1 0x8000
セグメント2 0x8200
セグメント3 0x8400
セグメント4 0x8600
セグメント5 0x8800
セグメント6 0x8A00
セグメント7 0x8C00
セグメント8 0x8E00
セグメント9 0x9000
セグメント10 0x9200
セグメント11 0x9400
セグメント12 0x9600
セグメント13 0x9800
セグメント14 0x9A00
セグメント15 0x9C00

オフセットアドレスは、1つのレーンセグメント内のレジスターを表します。オフセットアドレスとレーンセグメントのベースアドレスの組み合わせにより、レジスター eth_reconfig アドレスが作成されます。

表 65.  FEC/トランシーバーのレーンセグメントのオフセットアドレス範囲この表では、特定のレーンセグメントのオフセットアドレス空間を示します。
FEC/トランシーバー・インターフェイスの機能 FEC/トランシーバーのレーンセグメントのオフセットアドレス範囲
トランシーバー・インターフェイスの制御 0x000~0x0BC
FECコンフィグレーション 0x0C0~0x0FC
トランシーバー・ステータス 0x100~0x13C
FECステータス 0x140~0x1FC

特定のイーサネット・モードのレーンセグメントは、FEC制御および統計レジスターをすべてサポートしているわけではありません。レジスターの中には、セグメント0または4番目のセグメントごとでのみ有効になるものもあります。