Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

10.2.1. 機能

Ethernet Toolkitは、スタンドアロンのイーサネットIPを備えたハードウェア・デザインや、 インテル® Quartus® Primeで生成されたイーサネットIPデザイン例で使用する場合、次の機能を提供します。
  • イーサネット・リンクのステータスを確認します。
  • IPのステータスレジスターおよびコンフィグレーション・レジスターの読み出しと書き込みを行います。
  • TX/RXステータスレジスターおよび統計レジスターの値を表示します。
  • IPリセットのアサートおよびデアサートができます。
  • IPエラー訂正機能を検証します。

Ethernet Toolkitでは、 インテル® Quartus® Primeで生成されたイーサネットIPのデザイン例を使用すると、次の追加機能も提供されます。
  • デザイン例のパケット・ジェネレーターにアクセスできます。
  • テスト手順を実行して、イーサネットIPの機能を確認します。
  • MACループバックをイネーブルまたはディスエーブルします。
  • 送信元および送信先のMACアドレスを設定します。