Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public
ドキュメント目次

7.12.1. イーサネット・リコンフィグレーション・インターフェイス

通常動作中にFタイル・イーサネット・インテル® FPGAハードIPのイーサネット制御レジスターおよびステータスレジスターにアクセスするには、 Avalon® メモリーマップド・インターフェイスを使用します。インターフェイスは、リンクステータスに関係なく応答します。IPコアがリセットステートでも、リセットが i_reconfig_reset 信号ではなく、リセット信号またはソフトリセットによって駆動された場合は、インターフェイスは応答します。
注: Avalon® メモリーマップド・インターフェイスはワードアドレス指定方式です。アドレスは常に32ビットワードに整列します。このユーザーガイドで説明しているレジスターアクセスは、すべてバイトベースのアクセスです。各ワードアドレスをバイトアドレスに変換する必要があります。それには、右に2シフト (4で除算) してください。個々のバイトにアクセスするには、バイトイネーブル信号を使用します。
表 52.  イーサネット・リコンフィグレーション・インターフェイスこのインターフェイスの信号のクロッキングは、i_reconfig_clk クロックにより行われ、リセットは、i_reconfig_reset 信号により行われます。このクロックとリセットは、IPコアのすべてのリコンフィグレーション・インターフェイスに使われます。
ポート名 説明

i_reconfig_eth_addr[13:0]

14ビット

イーサネット制御レジスターおよびステータスレジスターのアドレスバス。

i_reconfig_eth_read

1ビット

イーサネット制御レジスターおよびステータスレジスター用の読み出し要求信号。

i_reconfig_eth_write

1ビット

イーサネット制御レジスターおよびステータスレジスター用の書き込み要求信号。

i_reconfig_eth_byteenable[3:0]

4ビット

イーサネット読み出しおよび書き込み要求信号のバイトイネーブル。

o_reconfig_eth_readdata[31:0]

32ビット

イーサネット制御レジスターおよびステータスレジスターへの読み出しの読み出しデータ。

o_reconfig_eth_readdata_valid

1ビット

イーサネット制御レジスターおよびステータスレジスターからの読み出しデータ。

i_reconfig_eth_writedata[31:0]

32ビット

イーサネット制御レジスターおよびステータスレジスター用の書き込みデータ。

o_reconfig_eth_waitrequest

1ビット

イーサネット制御レジスターおよびステータスレジスター上の動作用 Avalon® メモリーマップド・インターフェイス・ストール信号。

図 47. イーサネット・リコンフィグレーション・インターフェイス上での Avalon® Memory-Mapped インターフェイス書き込みの実行
上の図で示しているのは、イーサネット・リコンフィグレーション Avalon® メモリーマップド・インターフェイスを使用したデータ書き込み方法です。
  • 書き込み開始時に o_reconfig_eth_waitrequest がHighの場合、書き込み要求 (i_reconfig_eth_write) は、o_reconfig_eth_waitrequest がデアサートするまで保持してください。

    A: o_reconfig_eth_waitrequest がデアサートしたら、書き込みも次のサイクルでデアサートします。

  • 書き込み開始時に o_reconfig_eth_waitrequest がLowの場合、
    • B: o_reconfig_eth_waitrequest 信号は、同じクロックサイクルでアサートします。
    • 書き込み要求は、o_reconfig_eth_waitrequest がデアサートするまで保持されます。
    • C: o_reconfig_eth_waitrequest がデアサートした次のクロックサイクルで、書き込み要求 (i_reconfig_eth_write) をデアサートします。
  • 書き込み要求が完了するまでにかかる時間は可変です。
  • 読み出し要求と書き込み要求は、同時に実行することはできません。
  • 複数のコンフィグレーション・ビットが同じアドレスにある場合は、読み出し-変更-書き込み動作を実行して、目的のビットを変更してください。このとき、同じ場所にある残りのコンフィグレーションは変更しないでください。
図 48. イーサネット・リコンフィグレーション・インターフェイス上での Avalon® Memory-Mapped インターフェイス読み出しの実行
上の図で示しているのは、イーサネット・リコンフィグレーション Avalon® メモリーマップド・インターフェイスを使用したデータ読み出し方法です。
    • A: 読み出し開始時に o_reconfig_eth_waitrequest がHighの場合、読み出し要求(i_reconfig_eth_read) は、o_reconfig_eth_waitrequest がデアサートするまで保持してください。

      そうすると、要求した読み出しデータが、o_reconfig_eth_readdata_valid がHighのサイクルで、読み出しポート上で使用可能になります。

    • 読み出し開始時に o_reconfig_eth_waitrequest がLowの場合、
      • B: o_reconfig_eth_waitrequest 信号が、読み出し要求 (i_reconfig_eth_read) と同じクロックサイクルでアサートされます。
      • C: 読み出し要求は、o_reconfig_eth_waitrequest がデアサートするまで保持されます。

        そうすると、要求した読み出しデータが、o_reconfig_eth_readdata_valid がHighのサイクルで使用可能になります。

  • 読み出し要求が完了するまでにかかる時間は可変です。
  • 読み出し要求と書き込み要求は、同時に実行することはできません。
  • Avalon® メモリーマップド・インターフェイスによって処理される読み出し要求は、一度に1つです。