メインコンテンツへスキップ
インテルのロゴ - ホームページに戻る

サインインする

入力されたユーザー名が見つかりません
入力されたパスワードが見つかりません

サインインすると、インテルの サービス規約 に同意したことになります。

インテルの username または password?

よくある質問

インテルの従業員ですか? ここからサインインしてください.

インテルのアカウントを持っていませんか? こちらでサインアップしてください アカウントを作成するには

マイツール

地域の選択

Asia Pacific

  • Asia Pacific (English)
  • Australia (English)
  • India (English)
  • Indonesia (Bahasa Indonesia)
  • Japan (日本語)
  • Korea (한국어)
  • Mainland China (简体中文)
  • Taiwan (繁體中文)
  • Thailand (ไทย)
  • Vietnam (Tiếng Việt)

Europe

  • France (Français)
  • Germany (Deutsch)
  • Ireland (English)
  • Italy (Italiano)
  • Poland (Polski)
  • Russia (Русский)
  • Spain (Español)
  • Turkey (Türkçe)
  • United Kingdom (English)

Latin America

  • Argentina (Español)
  • Brazil (Português)
  • Chile (Español)
  • Colombia (Español)
  • Latin America (Español)
  • Mexico (Español)
  • Peru (Español)

Middle East/Africa

  • Israel (עברית)

North America

  • United States (English)
  • Canada (English)
  • Canada (Français)
サインインする 制限されたコンテンツにアクセス

Intel.com サーチを使用

いくつかの方法で Intel.com のサイト全体を簡単に検索できます。

  • 製品名: Core i9
  • 文書番号: 123456
  • 開発コード名: Alder Lake
  • 特別な演算子: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice*

クイックリンク

最も検索されている項目の検索結果については以下のクイックリンクもご利用できます。

  • 製品
  • サポート
  • ドライバーとソフトウェア

最近の検索

サインインする 制限されたコンテンツにアクセス

ご利用のブラウザーのバージョンは、このサイトでは推奨されていません。
次のリンクのいずれかをクリックして、最新バージョンにアップグレードしてくださいますようお願いいたします。

  • Safari
  • Chrome
  • Edge
  • Firefox

インテル® エミュレーションとプロトタイピング

進化を続ける ASIC や SoC 検証要件に遅れまいとしていますか?インテルの FPGA ソリューションで、複雑な ASIC および SoC ベースのシステムをどのように検証できるかについて説明します。

次世代の ASIC 開発の複雑性に対する準備はよろしいですか?

ASIC および SoC ベースのシステムは、複雑性と設計サイズを拡大し続けているため、合理的なコストで高レベルの統合を備えた検証ソリューションが必要となります。インテルの FPGA ベースのハードウェア・アシストによる検証ソリューションなら、次世代の複雑性と設計サイズに合わせてスケールされ、製品サイクルを短縮し、検証を迅速に行い、コスト効率を犠牲にせずにシステム統合の度合いを向上させることができます。

製品

インテル® Stratix® 10 GX 10M FPGA

インテル® Stratix® 10 GX 10M FPGA は、1020 万個のロジックエレメント、2304 個のユーザー I/O ピン、308 Mb のメモリー、および最大 17.4 Gbps の帯域幅を提供する最大 48 個のトランシーバーを備えた世界最大の FPGA であり、ASIC プロトタイピングおよびエミュレーション・ワークロード向けに設計されています。

インテル® Stratix® 10 GX 2800 FPGA

270 万個のロジックエレメント、1160 個のユーザー I/O ピン、244Mb のメモリー、および最大 17.4Gbps の帯域幅を提供する最大 96 個のトランシーバーを備えたインテル® Stratix® 10 GX 2800 FPGA は、ASIC プロトタイピングおよびエミュレーション・アプリケーションに最適です。


詳しくはこちら

リソース

インテル® Stratix® 10 ダイレクト・インターフェイス・バス (DIB) FPGA IP ユーザーガイド

インテル® Stratix® 10 GX 10M FPGA でのみ使用可能な、DIB インテル® Stratix® 10 FPGA IP のインスタンス化および設計方法について説明します。

インテル® Stratix® 10 デバイス・ファミリーのピン接続ガイドライン

I/O の割り当て と配置ルールに準拠したデバイスピン接続を行う方法について説明します。

インテル® Stratix® 10 構成ユーザーガイド

サポートされている構成スキームと、インテル® Stratix® 10 デバイスを適切に構成する方法について説明します。

インテル® Stratix® 10 High-Speed LVDS I/O ユーザーガイド

インテル® Stratix® 10 High Speed LVDS I/O のアーキテクチャー、機能、設計上の考慮事項、実装について説明します。

インテル® Stratix® 10 GX FPGA 開発キット・ユーザーガイド

インテル® Stratix® 10 GX FPGA 開発ボードを使用し始める方法について説明します。

インテル® Stratix® 10 デバイス・データシート

インテル® Stratix® 10 デバイスの電気特性、スイッチング特性、構成仕様、タイミングについて説明します。

ASIC Proto イーサネット IP 用低遅延 40G ユーザーガイド

インテル® FPGA IP の ASIC プロトタイピングのための、低遅延 40G イーサネットの実装および設計方法について説明します。

エコシステムのスポットライト

S2Cは、4 つの インテル® Stratix® 10 GX 10M FPGA ベースの、300M ASIC ゲート容量を持つ FPGA プロトタイピングシステムを発表しました

PRO DESIGN の proFPGA Quad インテル® Stratix® 10 GX 10M FPGA プロトタイピング・システムには、2B ASIC ゲートのプロトタイピング能力が備わっています

インテルが、ASIC プロトタイピングおよびエミュレーション市場をターゲットに、10.2M のロジックエレメントを搭載した世界最高容量の 10M FPGA であるインテル® Stratix® 10 GX 10M FPGA を発表しました

  • 製品
  • リソース
  • エコシステムのスポットライト
  • 会社情報
  • 当社の取り組み
  • 多様性と一体性
  • 投資家向け情報 (英語)
  • お問い合わせ
  • ニュースルーム
  • サイトマップ
  • リクルーティング情報
  • © Intel Corporation
  • 利用規約
  • *法務情報
  • Cookie
  • プライバシー・ポリシー
  • サプライチェーンの透明性 (英語)

インテルのテクノロジーを使用するには、対応するハードウェア、ソフトウェア、またはサービスの有効化が必要となる場合があります。// 絶対的なセキュリティーを提供できる製品またはコンポーネントはありません。// コストと結果は異なることがあります。// 性能は、使用状況、構成、その他の要因によって異なります。// インテルの完全な法的通知と免責事項をご覧ください。// インテルは人権を尊重し、人権侵害の発生を回避するように尽力しています。詳しくはインテルの Global Human Rights Principles (世界人権の原則) をご覧ください。インテルの製品とソフトウェアは、国際的に認められている人権を侵害しない、または侵害の原因とならないアプリケーションに使用されることを目的としています。

インテルのフッターロゴ