テストおよび計測機器アプリケーション

通信テスト

マルチポート・ネットワーク / プロトコル・アナライザー

通信テストおよびモニター装置は、ワイヤーライン、ワイヤレス、オプティカル、および通信市場セグメントにおける各種製品で構成されています。これらの製品には、ネットワーク / プロトコル・アナライザー、スペクトル・アナライザー、ビット・エラー・レート・テスター (BERT)、VoIP (voice over Internet protocol) テスター、SONET/SDH テスターなどが含まれています。

通信テスト製品の設計には、以下の 2 項目に対する取り組みが必要です。

  1. PCI Express* や 10 ギガビット・イーサネット (10GbE) など、さまざまな標準規格をサポートする必要性は、装置メーカーよりはるかに高くなっている
  2. 新しく登場する規格、新しい特徴、および新しい機能をサポートする製品をアップグレードする圧力が絶えずかかる

その結果、設計者はテスター装置をアップグレードし、寿命を延長する柔軟性を提供するプログラマブル・ソリューションを必要とします。プログラマビリティーはビジネスおよびデザインの必要条件です。FPGA のプログラマビィリティーにより、これらのソリューションは通信テスター装置にとって理想的なソリューションとなります。

上の図にマルチポート・ネットワーク / プロトコル・アナライザーで、インテル® FPGA および IP (Intellectual Property) ファンクションを使用する様子を示します。標準的なテスター・ライン・カードには、ジェネレーター、フレーマー / MAC (Media Acess Control)、およびアナライザーの 3 つの主要ファンクション・ブロックがあります。ジェネレーターはテストパターンを生成し、このテストパターンはフレーミングのためにフレーマーに送られ、次にテスト対象デバイス (DUT) に送られます。データが DUT から返されると、フレーマーはそのデータをビット・エラー・テスト、ヒストグラム、およびその他の各種テスト手順のためにアナライザーに送信します。

主なシステム・アーキテクチャー変数

  • ラインカードあたりのポート数
  • 消費電力 (ボードあたりの全消費電力: 最大 50~60 W)
  • 各種ネットワーク・プロトコル (イーサネット、ギガビット・イーサネット、オプティカルなど) に対応する複数のポート
  • ソフトウェア / ハードウェア分割 (レイヤー 1 ~ 7)

ソリューション

インテルの Stratix®、Arria®、Cyclone® シリーズ FPGA の機能豊富なアーキテクチャーは、通信テスター装置の製造ニーズに対して卓越したソリューションを提供します。これらのプログラマブル・デバイス・ファミリーは、システム設計者にその他のデバイス・ソリューションでは得られない柔軟性、性能、統合、およびデザインリソースを提供します。これらのデバイスは、インテルの豊富な IP コアのポートフォリオと併せて、設計者に次世代の通信テスター装置用の業界最先端開発ソリューションを提供します。

インテルの Stratix® シリーズ FPGA は、ブロックベースのデザインを加速する高性能アーキテクチャーを使用して、システム性能を最大限に高めます。Stratix® デバイスには、最大 5.5M の等価ロジックエレメント (LE)、最大 229 Mb のエンベデッド・メモリー、最大 11,520 の 18x19 乗算器付き高性能可変精度デジタル信号処理 (DSP) ブロック、および人気の高いインターフェイス規格用の柔軟な I/O が含まれています。

Stratix® シリーズデバイスは、PCIe* 1.1、2.0、3.0 バージョンなどの複数のシリアルプロトコルに必要な精度を持ち、最大 30 Gbps をサポートするトランシーバーと、最大 30 Gbps をサポートする最大 144 本の全二重通信が可能なトランシーバー・チャネルを備えています。トランシーバーを搭載しているため、通信テスター製品に対するコスト効果およびボードスペース効率の両方で高いソリューションを提供します。 インテル® Stratix® デバイスは、入力および出力データ処理機能 (フレーミング、ビット・エラー・レート・テスト、およびクロック信号の同期化など) に必要なエンベデッド・メモリーおよび LE リソースを備えています。

インテルの Arria® FPGA シリーズには、デュアルコア ARM* Cortex*-A9 MPCore* エンベデッド・プロセッサーなど、独自のイノベーションが導入されています。この HPS には、ハード化した豊富なペリフェラル群、低消費電力の 10.3125 Gbps および 17.4 Gbps トランシーバー、ハード化したメモリー・インターフェイスのほか、再設計したアダプティブ・ロジック・モジュール (ALM)、可変精度 DSP ブロック、分散メモリーブロック、フラクショナル・クロック合成 PLL (フェーズロック・ループ) が含まれています。

低コストのインテル® Cyclone® シリーズ FPGA は、低いポート単価が必要なアプリケーションに最適です。Cyclone® デバイスは、10/100 イーサネット MAC コントローラー・コアなどのインテル® FPGA IP コアと併用して、デザイン時間を短縮することができます。また、Nios® II エンベデッド・プロセッサーは、システム内の制御機能のいくつかを実行するのに使用できます。各種ディスクリート・デバイスを 1 個の Cyclone® デバイスに統合することにより、ボード上の部品点数が減少し、デザインコストが削減され、デザイン時間も短縮されます。Cyclone® デバイスは、高効率なデバイス・アーキテクチャーを備えており、コスト要求が厳しい通信用テスト製品の性能および価格要件に適合します。低コスト Cyclone® デバイスをインテル® FPGA IP コアと組み合わせて使用することにより、開発サイクルを短縮して、迅速な「time-to-market」およびコストの大幅な節約を実現できます。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。 SFI、SPI3、SPI4.x、SGMII、および XAUI などの高速チップ間インターフェイス、および DDR3、RLDRAM III などのメモリー・インターフェイスを、インテル® FPGA IP ポートフォリオのウェブサイトからダウンロードできます。

半導体自動テスト装置 (ATE)

半導体自動テスト装置 (ATE) は、メモリー、デジタル、ミックスドシグナルおよび SoC (system-on-a-chip) コンポーネントのテスト用に使用される各種装置またはカードで構成されており、両方ともウエハーおよびパッケージ封止ステージにあります。これらのテストシステムは、コンシューマー、コンピューティング、および通信市場での要求によって後押しされ、進化を続けています。今日の ATE テスター製品は半導体業界における技術革新と歩調を合わせ、かつてない速いスピードで、より高い機能を提供できなければなりません。

プログラマブル・ロジックは、柔軟性と拡張性を提供することによって、ATE テスター製品の開発において重要な役割を果たします。タイミング精度、メモリー・コントロール、デジタル信号処理 (DSP) 解析、高速 I/O 機能、およびジッター対応などの機能は、すべてプログラマブル・ロジックで処理されます。以下の図に ATE システムにおける代表的な装置カードを示します。ATE テスターが複雑になるほど、より多くの IP (intellectual property) が継続的にプログラマブル・ロジック内に集積されます。

インテルは ATE テスト装置で利用できる各種 IP コアを提供しています。DDR3、RLDRAM III などのメモリー・インターフェイス、PCI Express*、SFI、SerialLite (軽量、高帯域幅のポイントツーポイント・データ・プロトコル) などの高速バス・インターフェイスは、インテル® FPGA IP ポートフォリオのウェブサイトからダウンロードできます。

代表的な自動テスト装置 (ATE) テスト・ステーション

ソリューション

Stratix®、Arria®、Cyclone® デバイスファミリーの機能豊富なアーキテクチャーは、ATE テスター装置の製造向けに優れたソリューションを提供します。これらのデバイスファミリーにより、システム設計者はほかのソリューションでは実現できない、柔軟性、性能、集積度、およびデザインリソースが得られます。これらのシリコン製品をインテル® FPGA IP コアの幅広いポートフォリオと組み合わせて、設計者に次世代の ATE テスト・プラットフォーム開発用の業界最先端ソリューションを提供します。

Stratix® シリーズ FPGA は、システム性能を高めるために、ブロックベースのデザインを促進する高性能アーキテクチャーを使用しています。インテルの Stratix® シリーズの各デバイスには、高性能、可変精度 DSP ブロック、最大 52 M ビットのエンベデッド・メモリー、最大 950K の等価ロジックエレメント (LE)、および柔軟な標準 I/O 規格のサポートが含まれます。

Stratix® シリーズの各デバイスは、高い評価を得ている Stratix® アーキテクチャー上に構築されており、信号同期やタイミング解析など、入力ピンおよび出力ピンの処理機能に必要なエンベデッド・メモリーおよび LE リソースを備えています。Stratix® シリーズ FPGA は、PCIe* Gen3 などのシリアルプロトコルに必要なシグナル・インテグリティーを備え、最大 28.05 Gbps をサポートするトランシーバーと、最大 14.1 Gbps をサポートする最大 66 本の全二重トランシーバー・チャネルを内蔵しています。

Arria® FPGA シリーズには、デュアルコア ARM* Cortex*-A9 MPCore* エンベデッド・プロセッサーなど、独自のイノベーションが導入されています。この HPS には、ハード化した豊富なペリフェラル群、低消費電力の 6.5536 Gbps および 10.3125 Gbps トランシーバー、ハード化したメモリー・インターフェイスのほか、再設計したアダプティブ・ロジック・モジュール (ALM)、可変精度 DSP ブロック、分散メモリーブロック、新しい M10K エンベデッド・メモリー・ブロック、フラクショナル・クロック合成 PLL (Phase-Locked Loop) からなる、消費電力に最適化したコア・アーキテクチャーが導入されています。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。チップ間インターフェイスおよび DDR3 や RLDRAM III などのメモリー・インターフェイスは、インテル® FPGA IP ポートフォリオのウェブサイトからダウンロードできます。

インテル® Cyclone® シリーズ FPGA の高集積度、低コストデバイスは、ピンあたりの価格を低く抑える必要があるアプリケーションに最適です。Cyclone® の各デバイスを、Nios® II エンベデッド・プロセッサーなどのインテル® FPGA IP コアと併用すれば、デザイン時間を大幅に短縮する制御機能を実装できます。このエンベデッド IP によって、開発サイクルが短縮でき、コストが削減され、迅速な「time-to-market」を達成できます。各種ペリフェラルを単独の Cyclone® シリーズデバイスに統合すれば、ボード上のディスクリート・コンポーネント数が削減され、関連するデザインのコストと時間が削減され、コストが大幅に節約されます。Cyclone® シリーズのデバイスは、高効率なデバイス・アーキテクチャーを備えており、ATE テスト製品の性能と集積化のニーズに適合します。

汎用テスト機器

汎用テスト機器

汎用テスト機器は、オシロスコープ、ロジック・アナライザー、信号ジェネレーター、ビデオテスト装置、自動車テスト装置、その他の多くの要素で構成されています。これらの製品は、ラボから製造施設までの多様な環境において複数のアプリケーションで使用されます。

プログラマブル・ロジックは、汎用テスト装置の開発において引き続き重要な役割を果たします。FPGA の柔軟性と拡張性により、「time-to-market」が短縮され、リスクが軽減されます。さらに、統合機能の急激な進歩と相まって、プログラマブル・ロジックはハードウェアおよびソフトウェア両方の開発チームにとって新たな中心的存在となりました。

プログラマブル・ロジックの使用に加えて、性能要件および回路の集積度が増大するに伴い、多数の新しい回路構造が登場しています。新しいバスの多用は、しばしば高速シリアルデータ転送が関係し、SoC (system-on-a-chip) および SOPC (system-on-a-programmable-chip) デバイスの一般的な使用が業界に浸透しました。現在、設計者は非常に複雑なデザインや回路構造を扱う必要があり、インサーキット・デバッグがより困難であると同時に、以前にもまして必要なものとなっています。以下の図に、標準的なビデオテスト装置におけるオンライン計測のための高速キャプチャー、解析、および処理を示します。

ビデオテスト装置での代表的な FPGA の使用

ソリューション

インテルの Stratix®、Arria®、Cyclone® シリーズ FPGA の機能豊富なアーキテクチャーは、汎用テスト機器および装置の製造向けの優れたソリューションを提供します。これらのプログラマブル・デバイス・ファミリーは、システム設計者にほかのデバイス・ソリューションでは得られない柔軟性、性能、統合、およびデザインリソースを提供します。これらのシリコン製品をインテル® FPGA IP コアの幅広いポートフォリオと組み合わせて、設計者に次世代の汎用テスト機器および装置を開発するための業界最先端ソリューションを提供します。

Stratix® シリーズ FPGA は、システム性能を高めるために、ブロックベースのデザインを促進する高性能アーキテクチャーを使用しています。インテルの Stratix® デバイスには、最大 950 K の等価ロジックエレメント (LE)、最大 52 M ビットのエンベデッド・メモリー、最大 3,926 の 18 x 18 乗算器付き高性能、可変精度デジタル信号処理 (DSP) ブロック、および最も人気の高いインターフェイス規格用の柔軟な I/O が含まれています。

Stratix® シリーズのデバイスは、PCI Express* 3.0、2.0 および 1.1 バージョンなどの複数のシリアルプロトコルに必要な精度で、最大 28.05 Gbps をサポートするトランシーバーと、最大 14.1 Gbps をサポートする最大 66 本の全二重トランシーバー・チャネルを内蔵しています。トランシーバーを搭載しているため、汎用テスター製品に対するコスト効果およびボードスペース効率の両方で高いソリューションを提供します。Stratix® シリーズ FPGA は、Stratix® シリーズ FPGA アーキテクチャー上に構築され、入力および出力データ処理機能 (フレーミング、ビット・エラー・レート・テスト、クロック信号の同期化など) に必要なエンベデッド・メモリーおよび LE リソースを備えています。

Arria® FPGA シリーズには、デュアルコア ARM* Cortex*-A9 MPCore* エンベデッド・プロセッサーなど、独自のイノベーションが導入されています。この HPS には、ハード化した豊富なペリフェラル群、低消費電力の 6.5536 Gbps および 10.3125 Gbps トランシーバー、ハード化したメモリー・インターフェイスのほか、再設計したアダプティブ・ロジック・モジュール (ALM)、可変精度 DSP ブロック、分散メモリーブロック、新しい M10K エンベデッド・メモリー・ブロック、フラクショナル・クロック合成 PLL (Phase-Locked Loop) からなる、消費電力に最適化したコア・アーキテクチャーが導入されています。

インテルの Cyclone® シリーズ FPGA の高集積度、低コストデバイスは、信号あたりの価格を低く抑える必要があるアプリケーションに最適です。Cyclone® の各デバイスを、Nios® II エンベデッド・プロセッサーなどのインテル® FPGA IP コアと併用すれば、デザイン時間を大幅に短縮する制御機能を実装できます。このエンベデッド IP によって、開発サイクルが短縮でき、コストが削減され、迅速な「time-to-market」を達成できます。各種ペリフェラルを単独の Cyclone® シリーズ FPGA に統合すれば、ボード上のディスクリート・コンポーネント数が削減され、関連するデザインのコストと時間が削減され、コストが大幅に節約されます。Cyclone® シリーズの各デバイスは、高効率なデバイス・アーキテクチャーを備えており、汎用テスト製品の性能と集積化のニーズに適合します。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。SFI、SPI3、SPI4.x、SGMII、および XAUI などのチップ間インターフェイス、および DDR3、RLDRAM II などのメモリー・インターフェイスをダウンロードできます。 

モジュール

オシロスコープやロジック・アナライザーなどの汎用テストおよび計測機器の設計者は、従来カスタムデザインのハードウェアを実装してきました。低コストおよび高い柔軟性への需要が高まる中、PXI (インストルメンテーションの PCI 拡張) をベースとしたモジュール・インストルメントへの注目が集まってきています。こうしたシステムは、ハードウェア・リソース (シャーシ、消費電力、CPU など) を共有し、ユーザー定義ソフトウェアを使用して、カスタム測定を行い新しい標準規格をサポートします。  

アプリケーション特有のニーズに対しては、以下のことが可能になりました。

  • PCI Express* インテル® FPGA IP を使用したモジュール PCIe* ベースのファンクション・ボードを容易に実装。
  • Stratix® シリーズ FPGA 内で、最大 12.5 Gbps の複数のシリアライザー / デシリアライザー (SERDES) チャネルを統合
  • インテルの Stratix® シリーズおよび Arria® シリーズ FPGA とインテル® Quartus® Prime 開発ソフトウェアを使用して、カスタム機能とインターフェイスを迅速に作成

モジュールベースのシステム

ポータブル

ポータブルのハンドヘルド機器は、マルチメーター、ハンドヘルド・スコープ、自動車診断装置などのフィールドテスト装置を実装することができます。

これらのポータブル機器は、多数のディスクリート・コンポーネントおよび CPU を使用して実装されてきました。しかし、これらのカスタム・ハードウェア・プラットフォームを実装するのに、より多くの時間とリソースが以下のように必要です。

  • カスタム・アプリケーション・ブロックの代わりに、標準ブロックを開発する無駄な工数
  • 複数のディスクリート ASSP および CPU コンポーネントの製造中止リスク
  • ASIC の統合リスク、コスト、および柔軟性の不足

最新のインテル® Quartus® Prime 開発ツール、DSP Builder for インテル® FPGA、Nios® II エンベデッド・プロセッサー、および Cyclone®、Arria®、Stratix® シリーズ FPGA のプログラマブル・ハードウェア機能により、以下のようなことが実現できます。

  • 複数の ASSP デバイスと CPU をアプリケーション依存しない 1 個の FPGA に統合
  • 1 個の FPGA 上の複数の Nios® II プロセッサーに独立したファンクションを実装
  • コプロセシング・ロジックを Nios® II プロセッサーと組み合わせて、「スーパーチャージ」機能の性能を実現
  • すべての特定用途向けおよび標準 IP (intellectual property) 機能をプラットフォーム・デザイナーに容易に統合

その他の生産性の利点には、以下が含まれます。

  • 以前のエンジニアリング IP 開発工数の再利用
  • 追加のインテル® FPGA IP およびパートナー IP ブロックの活用
  • 特定用途向けアナログ I/O およびセンサー回路をモジュール・ドーター・カードに分離

以下の図に、Cyclone®、Stratix® または Arria® シリーズの FPGA で、カスタムロジックを含む 1 個または複数の Nios® II プロセッサーを使用した SOPC (system-on-a-programmable-chip) を実装する方法を示します。ユーザー・インターフェイス、特定用途向けアナログ機能、およびネットワーク接続性を追加して、ポータブル機器を完成させることができます。

ポータブル機器

市場の動向

通信テスト

通信テスト

通信テスト・サブセグメントは、テレコムセグメントに密接に結びついています。特に、通信テスト・サブセグメントは、テレコムセグメントにおける設備投資に連動して推移します。

2014 年の市場規模は 120 億ドルほどで、通信テスト市場は年平均で約 7 % 成長しています。

ワイヤレステスト装置

  • スペクトル / ノイズアナライザー
  • 信号ジェネレーター
  • ハンドセット・エミュレーター / テスター
  • 基地局のテスト
  • Tx/Rx ベクター・ネットワーク・テスター
  • 変調ドメインテスター

ワイヤーライン・テスト装置

  • スペクトル・アナライザー
  • 信号ジェネレーター
  • ネットワーク・プロトコル・アナライザー
  • DSL テスター
  • SONET/SDH テスター
  • IP (Intellectual Property) ルーターテスター

市場の動向

以下のような要素から通信分野における市場の動向が決まります。

  • テスト装置のベンダーは、リコンフィグレーション可能なプラットフォームに注力し、設計を行っている
    • デリバティブ製品の提供が可能。同じ開発を活用して、製品をさまざまな性能および価格ポイントに配置
    • テスト装置を「長期耐久型」として製品寿命の延長を図る
  • ポート単価の低減に注力
  • 機能性テストに対する多様なニーズ
  • 小規模な「専門」企業に理想的 - テスト市場の 50 % 以上が小規模なテストベンダーで占められている
  • 以下の要素によって、FPGA の選択が正しいことが示される
    • 機能の調整
    • 絶え間ないアップグレードの要求
    • 進化および新規に登場する通信規格 / プロトコル
  • 先端技術への早期アクセスが重要
    • 通常、テスト装置の開発着手から量産技術導入までに 12 ~ 18 カ月の時間差

半導体自動テスト装置 (ATE)

半導体自動テスト装置 (ATE)

ATE / 半導体テスト分野は、劇的な景気の好転と突然で極端な悪化を経験するサブセグメントです。

2014 年の市場規模は 40 億ドルほどで、ATE 市場は年平均で約 3 % 成長しています。

ATE 市場は半導体チップの出荷量によって活性化されます。チップの出荷量が着実に増加すると、チップテスターの需要も増大します。

  • アナログ / リニアテスト
  • ミックスド・シグナル・テスト
  • RF / マイクロウェーブ・テスト
  • デジタル / ロジックテスト
  • メモリーテスト
  • SoC (System-on-Chip) テスト

ATE 市場は半導体チップの出荷量によって活性化されます。チップの出荷量が着実に増加すると、チップテスターの需要も増大します。

家電、携帯電話、自動車などの最終製品でのメモリーデバイスの使用が急増すると、ATE の分野でメモリーテスターのサブセグメントが最大化することが考えられます。

市場の動向

以下の要素によって、ATE 分野における市場の動向が決まります。

  • ATE ベンダーはブームとバーストサイクルに頼る
  • テスト装置のオーダー
    • 資本稼働率が資本設備の注文を促進する
      • 顧客は、テクノロジー、低い故障率 (すなわち、装置の信頼性)、およびシステムを納期どおり納入する力を判断して購入する
    • チップの将来的な出荷量に対するデバイスメーカーの思惑
  • テスト時間の短縮がカギ。テスト時間が短いとテストするデバイス数が増えるため、売上が増加する
  • 各顧客がそれぞれ独自のテスト手法を持っている - 高いミックス割合 / 低ボリュームビジネスに向かう (ハイボリュームのメモリー市場を除く)
  • 顧客の要望
    • 既存のシステムの投資利益率 (ROI) を拡大するために、既存のシステムのインフィールド・アップグレードが必要
    • 日々異なるテクノロジーをテストするために、システムでの柔軟性が必要
  • ATE ベンダーはカスタマーベースが限定されている (世界中で、主要な 25 社の独立した装置メーカーと 10 社の独立したテストハウスのみ)
  • ATE ベンダーは、システムの開発を 1 社の「教育的」顧客に委ね、最終的に多数の「製造」顧客への販売に活用しようと試みる

汎用テスト

汎用テスト

汎用テスト・サブセグメントは、多種多様であり、オシロスコープ、信号ジェネレーター、自動車診断装置、および放送用ビデオテスターが含まれます。汎用テスト・サブセグメントは、本質的に多様性に富んでいるため、その成功は幅広くエンド市場に連動し、一般的なハイテク市場に追従するものと特徴付けることができます。

2014 年の市場規模は 50 億ドルほどで、汎用テスト市場は年平均で 3 % 成長しています。

汎用テストシステム

  • オシロスコープ
  • スペクトル・アナライザー
  • 信号ジェネレーター
  • ロジック・アナライザー
  • 任意波形およびファンクション・ジェネレーター
  • マルチメーター
  • ネットワーク・アナライザー

市場の動向

以下のような要素から、汎用テスト市場分野における市場の動向が決まります。

  • 非常に細かく細分化されたマーケットセグメント
    • 非常に広範なテストおよび測定ニーズを持つ多岐にわたる顧客
    • 多くのテスト・ソリューション・ベンダーの提供ポイント / カスタム・ソリューション
  • テストベンダーはソリューションをモジュール方式に移行させている
    • ロジック・アナライザー&オシロスコープは、PXI/AXI ベースのモジュール装置のフォームファクターの方向に移行する例

テストおよび測定ソリューションの参照リンク

関連情報

インテル® FPGA の産業機器アプリケーション

アプリケーション別ソリューションを活用し、デザインの課題を解決する方法を紹介します。

すべてのアプリケーションを見る

インテル® FPGA およびプログラマブル・デバイス

重要なワークロードの高速化を可能にし、規格の進化または要件の変更への適応を支援するカスタマイズ可能なデバイスです。

すべてのデバイスを見る