テストおよび計測アプリケーション

通信テスト

通信のテストとモニタリングを行う機器は、ワイヤーライン、ワイヤレス、光ファイバー、通信の市場セグメントにおけるさまざまな製品で構成されています。このような製品としては、ネットワーク・プロトコル・アナライザー、スペクトル・アナライザー、ビット・エラー・レート・テスター (BERT)、ボイス・オーバー・インターネット・プロトコル (VoIP) テスター、SONET/SDH テスターなどがあります。

通信テスト製品の設計には次の 3 つの課題があります。

  1. 機器メーカーよりもはるかに先に、PCI Express* (PCIe-gen3、PCIe-gen4*)、10ギガビット・イーサネット (10GbE) など、さまざまな規格をサポートする必要性
  2. 製品をアップグレードして新しい規格、特徴、機能をたえずサポートしなければならないプレッシャー
  3. 高い性能を搭載することでボードの数を削減する必要性

このため、設計者は、柔軟にアップグレードしたり耐用年数を長くしたりできる、プログラム可能なソリューションとしてのテスター機器を必要としています。プログラム可能であることは業務要件であると同時に設計要件でもあるため、FPGA がそれらのアプリケーションに最適なソリューションとなる理由でもあります。

次の図は、マルチポート・ネットワーク / プロトコル・アナライザーでのインテル® FPGA とインテル® FPGA Intellectual Property (IP) 機能の使用方法を示しています。テスターの一般的なライン・カードには発生器、フレーマー / メディア・アクセス制御 (MAC)、アナライザーの 3 つの重要な機能ブロックがあります。発生器が生成したテストパターンは、フレーマーに送信されてフレーム化され、テスト対象デバイス (DUT) に渡されます。データは、DUT から戻ると、フレーマーによりビット・エラー・レート (BER) テスト、ヒストグラム、その他のさまざまなテスト手順のためにアナライザーに送信されます。

システム・アーキテクチャーの主な変数

  • ラインカード当たりのポート数
  • 電力 (ボード当たりの合計消費電力: 最大 50~60W)
  • さまざまなネットワーク・プロトコルを使用する複数のポート (イーサネット、GbE、光ファイバーなど)
  • ソフトウェア / ハードウェアのパーティショニング (レイヤー 1~7)

マルチポート・ネットワーク / プロトコル・アナライザー

ソリューション

多機能なインテル® Stratix-10 のアーキテクチャーは、通信テスト機器の製造ニーズに応える優れたソリューションとなっています。これらプログラム可能なデバイスファミリーは、他のデバイス・ソリューションではアクセスできない柔軟性、性能、統合、設計リソースを設計者に提供します。これらのデバイスとインテルの IP コアの広範なポートフォリオとの組み合わせは、設計者にとって、次世代の通信テスト機器用の業界トップの開発ソリューションとなっています。

インテル® Stratix-10 シリーズの FPGA は、システム性能を最大限に発揮するためのブロックベースの設計を効率化する、高性能なアーキテクチャーを使用しています。インテル® Stratix-10 デバイスには、最大 275 万個相当の論理素子 (LE)、最大 229Mb までの組込み機器向けメモリー、高性能で可変精度のデジタル信号処理 (DSP) ブロック (18x19 の範囲の精度を持つ最大 11,520 個の高性能マルチプライヤーあり)、人気のあるインターフェイス標準の大半に使用できる柔軟な I/O が搭載されています。ファミリーとしては、さまざまな機能セットと性能オプションを持っていて次世代のニーズに最適なソリューションとなる SX、GX、TX、MX があります。Stratix-10MX ファミリーの機能には 3.25GB から 16GB までの高帯域幅メモリー (HBM) が組み込まれており、最大 512GB/s のスループットを実現するとともに、ソリューション全体のサイズを大幅に削減し、業界をリードする統合によって信頼性を向上させています。Stratix-10SX デバイスには、組み込まれた 64 ビット ARM Cortex-A53 APU による複雑で完備したソフトウェア・サポートとソフトウェア(GPOS および RTOS)開発高速化ツールを搭載しています。

また、インテル® Stratix-10 シリーズのデバイスに含まれる本稼働用装置には、PAM4 操作と NRZ 操作の間でシームレスに切り替えることができる、最大 58Gbps のデータレートを持つトランシーバーが搭載されているだけでなく、PCIe 1.1、2.0、3.0 など複数のシリアルプロトコルに必要な精度を持った最大 144 個の全二重トランシーバー・チャネルも搭載されています (PCI Express* Gen4 x16 を搭載した最新の周辺機器のインターコネクト・ソリューションについては、電子メールまたは電話でお問い合わせください)。一部のファミリーメンバーでは、内蔵トランシーバーを組み込むことで、コストとボードスペースの面で効率的な、通信テスト製品用ソリューションを提供しています。インテル® Stratix-10 デバイスには、フレーム化、BER テスト、クロック信号の同期など、入力および出力データ処理機能に必要な組込みメモリーと LE (論理素子) のリソースが搭載されています。また、Stratix-10 デバイスには、100 ギガビット・イーサネット MAC、およびさまざまな FEC ソリューションが搭載されています。

インテル® Arria-10® FPGA シリーズには、組込み用デュアルコア ARM* Cortex*-A9 MPCore* プロセッサーなど、独自のイノベーションが搭載されています。このハード・プロセッサー・システム (HPS) には、強化された周辺機器のさまざまなセット、および高性能で安全なサブシステムが搭載されています。Arria-10 ファミリーは、最大 78 個の全二重トランシーバー (最大 25.78Gbps のチップ間データレート、12.5Gbps のバックプレーン、および最大 115 万個相当の論理素子 (LE) あり)、拡張メモリー・インターフェイス、ならびに電力が最適化されたコア・アーキテクチャー (含む: 再設計された適応論理モジュール (ALM)、 可変精度の DSP ブロック、分散メモリーブロック、および小数点クロック合成のフェーズ・ロック・ループ (PLL)) を備えています。

低コストのインテル® Cyclone FPGA は、ポート当たりのコストを低く抑える必要があるアプリケーションにまさに適しています。Cyclone デバイスは、10Mbps または 100 Mbps イーサネットの MAC コントローラー・コアなどインテル® IP コアとともに使用することで、設計時間を短縮できます。Nios® II エンベデッド・プロセッサーは、システム内の制御機能の一部を実行するのに使用されます。さまざまなディスクリート・デバイスを単一のインテル® Cyclone デバイスに統合することで、ボード上のコンポーネントの数を減らすとともに、設計のコストと時間も短縮します。Cyclone デバイスは、非常に効率が高いデバイス・アーキテクチャーを備えており、コスト重視の通信テスト製品の性能および価格要件を満たしています。低コストの Cyclone デバイスをインテル® IP コアと併用することで、開発サイクルを短縮できるので、市場投入時間が短縮されてコストが大幅に削減されます。

インテル® MAX10 はシステムバスの変換と複雑な電源システム管理に最適なソリューションでもあります。また、すべてのインテル® PSG FPGA デバイス専用に設計、検証された、インテル® Enpirion®ファミリーの統合型、高効率の検証済み POL 電源管理ソリューションも含んでいます。

インテルでは、テスト機器で利用できるさまざまな IP コアをご用意しています。SFI、SPI3、SPI4.x、SGMII、XAUI などチップ間スピードが高速なインターフェイス、および DDR3、RDRAM III などのメモリー・インターフェイスは、Intel FPGA IP Portfolio のウェブサイトからダウンロードできます。

8x56Gbps トランシーバーを搭載した 400GE テスター

有線やワイヤレスなどの通信テスターは、「標準に準拠した」さまざまなテスト・ソリューションをカバーしています。これらのソリューションを使用するには、400G / 800G イーサネットや 5G ワイヤレスの通信テストシステムなど、台頭する新しい通信産業を実現するため、最新で最先端のエッジ性能が必要です。

受賞歴のある Stratix アーキテクチャーの上に構築されている Stratix-10 シリーズのデバイスには、信号の同期やタイミングの分析などの入力および出力ピン処理機能に必要な組込みメモリーと LE リソースが含まれています。インテル® Stratix デバイスシリーズは、最大 60 個の 58Gbps トランシーバー (または 120 個の NRZ トランシーバー) を内蔵し (最大 24 個の 28.3Gbps および 17.4Gbps のトランシーバーを追加可能)、PCIe-Gen3 などのシリアルプロトコルに必要な信号保全性を備えています。Stratix-10 デバイスには、100 ギガビット・イーサネット MAC アプリケーションとギガビット・イーサネット・アプリケーション向けのさまざまなFEC ソリューションが搭載されています (PCI Express* Gen4 x16 などの最新の周辺機器のインターコネクト・ソリューション、ならびに次世代ギガビット・トランシーバー、ハイエンド FEC ソリューション、および大容量 TeraFLOPS DSP ソリューションなどのインテル PSG ソリューションのロードマップについては、電子メールまたは電話でお問い合わせください)。

Intellectual Property , 開発キット, リファレンスデザイン

半導体自動テスト装置 (ATE)

半導体の自動テスト機器 (ATE) は、ウェハー段階と実装段階の両方でメモリー、デジタル計器、混合信号、システムオン・チップ (SoC) コンポーネントをテストするために使用される、さまざまな機器やカードで構成されています。消費者市場、コンピューティング市場、通信市場の需要により開発されるこれらのテストシステムは、進化し続けています。現在の AT 製品が半導体業界のイノベーションに後れを取らないようにするには、より多くの機能をしかもこれまで以上に早いスピードで提供する必要があります。

プログラム可能なロジックは、柔軟性とスケーラビリティーを提供することにより、ATE 製品の開発において重要な役割を果たします。タイミングの精度、メモリー制御、デジタル信号処理 (DSP) 分析、高速 I/O 機能、ジッター・コンプライアンスなどの機能はすべてプログラム可能なロジックで提供されます。次の図は、ATE システムの標準的な機器カードを示しています。ATE 製品の複雑化が進んでいるため、より多くの知的財産 (IP) がプログラム可能なロジックに組み込まれ続けています。

インテルでは、ATE 製品で利用できるさまざまな IP コアをご用意しています。DDR3、DDR4、RLDRAM III などのメモリー・インターフェイス、または PCI Express* (PCIe-gen3)、SFI、SerialLite (軽量、高帯域幅、ポイントツーポイントのデータ・プロトコル) などの高速バス・インターフェイスは、Intel FPGA IP Portfolio のウェブサイトからダウンロードできます。(PCI Express* Gen4 x16 を搭載した最新の周辺機器のインターコネクト・ソリューションについては、電子メールまたは電話でお問い合わせください)。

標準的な ATE テスト・ステーション

ソリューション

Stratix-10®、Arria-10®、Cyclone® デバイスファミリーの多機能なアーキテクチャーは、ATE 製品用の優れたソリューションを提供します。これらデバイスファミリーは、他のデバイス・ソリューションではアクセスできない柔軟性、性能、統合、設計リソースを設計者に提供します。これらのシリコン製品をインテルの広範な IP コアのポートフォリオと組み合わせると、設計者が次世代 ATE プラットフォームを開発するための、業界トップクラスのソリューションとなります。

Stratix-10 シリーズ FPGA: 275 万個相当の論理素子 (LE)、最大 229Mb のエンベデッド・メモリー、高性能で可変精度のデジタル信号処理 (DSP) ブロック (最大 11,520 個の 18x19 高性能マルチプライヤーあり)、および人気のあるインターフェイス規格の大半に使用できる柔軟な I/O。ファミリーとしては、さまざまな機能セットと性能オプションを持っていて次世代のニーズに最適なソリューションとなる SX、GX、TX、MX があります。Stratix-10MX ファミリーの機能には 3.25GB から 16GB までの高帯域幅メモリー (HBM) が組み込まれており、最大 512GB/s のスループットを実現するとともに、ソリューション全体のサイズを大幅に削減し、業界をリードする統合によって信頼性を向上させています。Stratix-10SX デバイスには、組み込まれた 64 ビット ARM Cortex-A53 APU による複雑で完備したソフトウェア・サポートとソフトウェア(GPOS および RTOS)開発高速化ツールを搭載しています。

受賞歴のある Stratix アーキテクチャーの上に構築されている Stratix-10 シリーズのデバイスには、信号の同期やタイミングの分析などの入力および出力ピン処理機能に必要な組込みメモリーと LE リソースが含まれています。インテル® Stratix デバイスシリーズは、最大 60 個の 58Gbps トランシーバー (または 120 個の NRZ トランシーバー) を内蔵し (最大 24 個の 28.3Gbps および 17.4Gbps のトランシーバーを追加可能)、PCIe-Gen3 などのシリアルプロトコルに必要な信号保全性を備えています (PCI Express* Gen4 x16 などの最新の周辺機器のインターコネクト・ソリューション、ならびに次世代ギガビット・トランシーバー、ハイエンド FEC ソリューション、および大容量 TeraFLOPS DSP ソリューションのインテル PSG ソリューションのロードマップについては、電子メールまたは電話でお問い合わせください)。また、Stratix-10 デバイスには、100 ギガビット・イーサネット MAC、およびさまざまな FEC ソリューションが搭載されています。

インテル® Arria-10® FPGA シリーズには、組込み用デュアルコア ARM* Cortex*-A9 MPCore* プロセッサーなど、独自のイノベーションが搭載されています。このハード・プロセッサー・システム (HPS) には、強化された周辺機器のさまざまなセット、および高性能で安全なサブシステムが搭載されています。Arria-10 ファミリーは、最大 78 個の全二重トランシーバー (最大 25.78Gbps のチップ間データレート、12.5Gbps のバックプレーン、および最大 115 万個相当の論理素子 (LE) あり)、拡張メモリー・インターフェイス、ならびに電力が最適化されたコア・アーキテクチャー (含む: 再設計された適応論理モジュール (ALM)、 可変精度の DSP ブロック、分散メモリーブロック、および小数点クロック合成のフェーズ・ロック・ループ (PLL)) を備えています。

インテルでは、テスト機器で利用できるさまざまな IP コアをご用意しています。チップツーチップ・インターフェイスと DDR3、DDR4、RLDRAM III などのメモリーインターフェイスは、Intel FPGA IP Portfolio のウェブサイトからダウンロードできます。

ピン当たりの価格を低く抑える必要があるアプリケーションには、高密度で低コストのデバイスから成るインテル® Cyclone FPGA シリーズがまさに適しています。Cyclone デバイスと Nios® II エンベデッド・プロセッサーなどのインテル IP コアを併用することで、設計時間を大幅に短縮する制御機能を実装できます。この組込み型 IP 機能により、開発サイクルを短縮し、コストを削減して市場投入時間を短縮できます。さまざまな周辺機器を単一のインテル® Cyclone シリーズデバイスに統合することで、ボード上のディスクリート・コンポーネントの数を関連する設計のコストと時間とともに削減し、大幅なコスト削減を可能にします。インテル® Cyclone シリーズデバイスは、非常に効率的なデバイス・アーキテクチャーにより、ATE 製品の性能と統合に関するニーズを満たしています。

汎用テスト

テストおよび計測機器

汎用テスト機器は、オシロスコープ、ロジック・アナライザー、信号発生器、ビデオテスト機器、自動車テスト機器などで構成されています。これらの製品は、ラボから製造施設にわたる環境において、複数のアプリケーションで使用されています。

プログラム可能なロジックは、汎用テスト機器の開発において重要な役割を果たし続けています。FPGA の柔軟性とスケーラビリティーは、市場投入までの時間を短縮し、リスクを削減します。これと統合機能の急速な進歩との相乗効果により、プログラム可能なロジックがハードウェアおよびソフトウェア開発チームの新しい最重点項目となっています。

性能要件が増えるとともに回路密度が増大しているため、プログラム可能なロジックが使用されるだけでなく、多くの新しい回路構造が登場しています。高速シリアルデータ転送を通常行う新しいバスの大量使用、およびシステム・オン・チップ (SoC) およびシステム・オン・プログラマブル・チップ (SOPC) デバイスの一般的使用が、業界で拡がってきました。今日、設計者は非常に複雑な設計と回路構造に対応しなければならないため、回路内デバッグが困難になっているにもかかわらずさらに必要となっています。

ポータブル・オシロスコープでの FPGA の標準的な使用方法

ビデオテスト機器での FPGA の標準的な使用方法

ソリューション

Stratix-10®、Arria-10®、Cyclone® デバイスファミリーの多機能なアーキテクチャーは、汎用テスト機器の優れたソリューションを提供します。これらデバイスファミリーは、他のデバイス・ソリューションではアクセスできない柔軟性、性能、統合、設計リソースを設計者に提供します。これらのシリコン製品は、インテルの広範な IP コアのポートフォリオと組み合わせることで、次世代 ATE プラットフォームおよび高帯域幅ビデオ・テスト・プラットフォームの開発用の業界トップクラスのソリューションを設計者に提供します。

Stratix-10 シリーズ FPGA: 275 万個相当の論理素子 (LE)、最大 229Mb のエンベデッド・メモリー、高性能で可変精度のデジタル信号処理 (DSP) ブロック (最大 11,520 個の 18x19 高性能マルチプライヤーあり)、および人気のあるインターフェイス規格の大半に使用できる柔軟な I/O。ファミリーとしては、さまざまな機能セットと性能オプションを持っていて次世代のニーズに最適なソリューションとなる SX、GX、TX、MX があります。Stratix-10MX ファミリーの機能には 3.25GB から 16GB までの高帯域幅メモリー (HBM) が組み込まれており、最大 512GB/s のスループットを実現するとともに、ソリューション全体のサイズを大幅に削減し、業界をリードする統合によって信頼性を向上させています。Stratix-10SX デバイスには、組み込まれた 64 ビット ARM Cortex-A53 APU による複雑で完備したソフトウェア・サポートとソフトウェア(GPOS および RTOS)開発高速化ツールを搭載しています。

受賞歴のある Stratix アーキテクチャーの上に構築されている Stratix-10 シリーズのデバイスには、信号の同期やタイミングの分析などの入力および出力ピン処理機能に必要な組込みメモリーと LE リソースが含まれています。インテル® Stratix デバイスシリーズは、最大 60 個の 58Gbps トランシーバー (または 120 個の NRZ トランシーバー) を内蔵し (最大 24 個の 28.3Gbps および 17.4Gbps のトランシーバーを追加可能)、PCIe-Gen3 などのシリアルプロトコルに必要な信号保全性を備えています。(PCI Express* Gen4 x16 などの最新の周辺機器のインターコネクト・ソリューション、ならびに次世代ギガビット・トランシーバー、ハイエンド FEC ソリューション、および大容量 TeraFLOPS DSP ソリューションのインテル PSG ソリューションのロードマップについては、電子メールまたは電話でお問い合わせください)。また、Stratix-10 デバイスには、100 ギガビット・イーサネット MAC、およびさまざまな FEC ソリューションが搭載されています。

インテル® Arria-10® FPGA シリーズには、組込み用デュアルコア ARM* Cortex*-A9 MPCore* プロセッサーなど、独自のイノベーションが搭載されています。このハード・プロセッサー・システム (HPS) には、強化された周辺機器のさまざまなセット、および高性能で安全なサブシステムが搭載されています。Arria-10 ファミリーは、最大 78 個の全二重トランシーバー (最大 25.78Gbps のチップ間データレート、12.5Gbps のバックプレーン、および最大 115 万個相当の論理素子 (LE) あり)、拡張メモリー・インターフェイス、ならびに電力が最適化されたコア・アーキテクチャー (含む: 再設計された適応論理モジュール (ALM)、 可変精度の DSP ブロック、分散メモリーブロック、および小数点クロック合成のフェーズ・ロック・ループ (PLL)) を備えています。

インテルでは、テスト機器で利用できるさまざまな IP コアをご用意しています。チップツーチップ・インターフェイスと DDR3、DDR4、RLDRAM III などのメモリーインターフェイスは、Intel FPGA IP Portfolio のウェブサイトからダウンロードできます。

ピン当たりの価格を低く抑える必要があるアプリケーションには、高密度で低コストのデバイスから成るインテル® Cyclone FPGA シリーズがまさに適しています。Cyclone デバイスと Nios® II エンベデッド・プロセッサーなどのインテル IP コアを併用することで、設計時間を大幅に短縮する制御機能を実装できます。この組込み型 IP 機能により、開発サイクルを短縮し、コストを削減して市場投入時間を短縮できます。さまざまな周辺機器を単一のインテル® Cyclone シリーズデバイスに統合することで、ボード上のディスクリート・コンポーネントの数を関連する設計のコストと時間とともに削減し、大幅なコスト削減を可能にします。インテル® Cyclone シリーズデバイスは、非常に効率的なデバイス・アーキテクチャーにより、ATE 製品の性能と統合に関するニーズを満たしています。

インテルでは、テスト機器で利用できるさまざまな IP コアをご用意しています。SFI、SPI3、SPI4.x、SGMII、XAUI などチップ間インターフェイス、および DDR3、RDRAM III などのメモリー・インターフェイスは、インテルのウェブサイトからダウンロードできます。

 

Intellectual Property , 開発キット, リファレンスデザイン

モジュール・テスト・システム

オシロスコープやロジック・アナライザーなど汎用のテストおよび計測機器の設計者は従来、カスタム設計したハードウェアを実装してきました。低コストと高い柔軟性へのニーズの高まりとともに、PXI (PCI extensions for instrumentation) を搭載したモジュラー機器がますます普及しています。これらのシステムは、ハードウェア・リソース (シャーシ、電源、CPU など) を共有し、ユーザー定義ソフトウェアを活用して、カスタム計測を行うとともに新しい規格をサポートしています。  

以下を行うことで、アプリケーション固有のニーズに応えることができるようになりました。

  • PCI Express 用のインテル FPGAIP を使用して、モジュラー式の PCIe ベースの機能ボードを簡単に実装する。
  • Stratix® シリーズ FPGA 内に、最大 12.5Gbps の 複数のシリアライザー / デシリアライザー (SERDES) チャネルを統合する。
  • インテル® Stratix シリーズおよびインテル® Arria® シリーズ の FPGA とインテル® Quartus® Prime 開発ソフトウェアを使用して、カスタムの機能とインターフェイスを素早く作成する。

モジュール式システム

ポータブル

ポータブルなハンドヘルド・サイズのデバイスにより、マルチメーター、ハンドヘルド・スコープ、自動車診断デバイスなど、フィールドテスト機器を実装できます。

これらのポータブルデバイスは、多数のディスクリート・コンポーネントと 1 基の CPU を使用して実装されています。しかし、これらのカスタム・ハードウェア・ プラットフォームを実装するにはより多くの時間とリソースが必要になるため、以下の事態が発生します。

  • カスタム・アプリケーション・ブロックではない標準的なブロックの開発に費やした労力が無駄になる
  • 複数のディスクリート ASSP および CPU コンポーネントが廃棄在庫になるリスク
  • ASIC の統合のリスク、コスト、非柔軟性

最新のインテル® Quartus® Prime 開発ツール、DSP Builder for インテル® FPGA、Nios® II エンベデッド・プロセッサー、ならびにインテル® Cyclone®、インテル® Arria®、およびインテル® Stratix シリーズの FPGA のプログラム可能なハードウェア機能により、以下を行うことができます。

  • CPU と複数の ASSP デバイスをアプリケーションから独立した単一の FPGA に統合する
  • 単一の FPGA の複数の Nios II プロセッサーに独立した機能を実装する
  • コプロセッシング・ロジックと Nios II プロセッサーをカップリングして機能の性能を高める
  • SOPC Builder を使用してアプリケーション固有の標準的な知的財産 (IP) 機能を簡単に統合する

この他にも、生産性上のメリットには以下があります。

  • これまでのエンジニアリング上の IP の開発努力を再利用できる
  • その他のインテル® FPGA ブロックおよびパートナー IP ブロックを活用できる
  • アプリケーション固有のアナログ I/O とセンサー回路をそれぞれモジュール式ドーターカードとして分離できる

以下の図は、インテル® Cyclone、インテル® Arria、インテル® Stratix シリーズの FPGA で 1 つまたは複数の Nios II プロセッサーを使用して、カスタムロジックを含んだシステム・オン・プログラマブル・チップ (SOPC) を実装する方法を示しています。ポータブルデバイスを完成させるには、ユーザー・インターフェイス、アプリケーション固有のアナログ機能、ネットワーク・コネクティビティーを追加します。

ポータブル・テスト・デバイス

ポータブル・テスト・デバイスは、業界で有名な内蔵の NIOSII FPGA 32 ビット・エンベデッド・プロセッサーの利点を活用できます。Cyclone FPGA は、ハンドヘルド・システムのボードエリアを最小限に抑えるだけでなく、業界をリードする電力効率も提供するために、必要な統合を実現しています。Arria-10 は、バッテリーの電源が依然として高い重要性を持っているもののハイレベルなシステム性能も要求される、ポータブル製品の市場セグメントにおけるハイエンド製品に使用されます。Arria-10 を使用すると、デュアル ARM Cortex-A9 APU とサブシステム (SX ファミリーに組み込み済み) を使用して、豊富な GUI を備えた多機能の GPOS だけでなく、最新の Linux カーネルなど多機能の RTOS スイートを実行できます。FPGA に統合されているこのような機能としては、プロセッサー (NIOSII またはデュアル ARM Cortex-A9)、LPDDR メモリー・コントローラー、電力効率の高い DSP、さまざまなタイプの周辺機器インターコネクト、ディスプレイ・ドライバー、多くの LVDS I/O、および追加の PCIe 機能があります。データ収集機能とメインボード機能は統合できるため、複数のボード・ソリューションがなくなるので、ポータブル・テスト機器の重量とサイズを合理化することができます。

市場のトレンド

通信テスト

通信テスト

通信テストという市場サブセグメントは、通信の市場セグメントと密接に関連しています。具体的には、通信テストという市場サブセグメントは通信の市場セグメントへの設備投資と一緒に変化します。

通信テスト機器市場は、2014 年の市場規模では 120 億米ドルであり、約 7% の CAGR (年平均成長率) で成長しています。

ワイヤレステスト機器

  • スペクトル / 騒音アナライザー
  • 信号発生器
  • ハンドセット・エミュレーター / テスター
  • 基地局テスト
  • 送信 / 受信ベクトル・ネットワーク・テスター
  • 変調ドメインテスター

ワイヤレステスト機器

  • スペクトル・アナライザー
  • 信号発生器
  • ネットワーク・プロトコル・アナライザー
  • DSL テスター
  • SONET / SDH テスター
  • Intellectual Property (IP) ルーターテスター

市場のトレンドとダイナミクス

通信領域における市場のトレンドとダイナミクスを決定する要因は、次のとおりです。

  • テスト機器のベンダーは、次の方法で再構成できるプラットフォームのみを設計しています。
    • 派生製品も製造できる。つまり、同一の開発結果を活用して、さまざまな性能ポイントと価格ポイントを持つ製品を製造できる
    • テスト機器を将来の使用にも堪えられるようにして製品寿命を延ばす
  • ポート当たりの原価の削減に重点を置いている
  • 広範な機能テストのニーズに応える
  • 小規模な専門特化型の企業に最適 — 小さなテストベンダーがテスト市場の 50% 以上を占める
  • FPGA が当然の選択になる理由は次のとおりです。
    • フィーチャー・クリープ
    • アップグレードに対する継続的な要求
    • 進化したり新しく登場したりする通信規格 / プロトコル
  • 最先端のエッジ・テクノロジーを早期から利用することが重要である理由は、次のとおりです。
    • 通常、テスト機器開発の開始からテクノロジーの大量導入までには、12 カ月から 18 カ月の遅延があるため。

半導体自動テスト装置 (ATE)

半導体自動テスト装置 (ATE)

ATE / 半導体テストの領域は、劇的な上昇と突然の極端な混乱を体験する市場サブセグメントです。

2014 年の市場規模は約 40 億米ドルであり、半導体 ATE 市場は CAGR (年平均成長率) で約 3% 成長しています。

ATE / 半導体テストの市場セグメントは、次の 6 つの異なる種類のテスターで構成されています。

  • アナログ / リニアテスト
  • 混合信号テスト
  • RF / マイクロ波テスト
  • デジタル / 論理テスト
  • メモリーテスト
  • システム・オン・チップ (SOC) テスト

ATE 市場は半導体チップの売上高によって上昇します。チップの売上高が安定的に増大するに伴い、チップテスターの需要も増えています。

家電、携帯電話、自動車などの最終製品におけるメモリーデバイスの使用が急激に増加しているため、メモリー・テスターの市場サブセグメントが ATE 領域において最も大きくなっていることは驚くには当たりません。

市場のトレンドとダイナミクス

ATE 領域における市場のトレンドとダイナミクスを決定する要因は、次のとおりです。

  • ATE ベンダー。好不況の波に関係している
  • テスト機器の発注高:
    • 資本設備の発注高を増大させるのは資本稼働率
      • ユーザーはテクノロジー、低故障率 (機器の信頼性など)、およびシステム納入の納期遵守能力に基づいて購入する
    • 将来のチップ発注高に関するデバイスメーカーの見立て
  • テスト時間の短縮が鍵です。テスト時間を短縮できれば、より多くのデバイスをテストできるため、収益の増大につながります
  • 個々のお客様は独自のテスト方法論をお持ちであり、多品種少量取引 (大量取引されるメモリーのマーケットを除く) につながります
  • お客様は以下を行えることを希望しています。
    • 既存のシステムの投資収益率 (ROI) を高めること — これには現場でのアップグレードが必要です
    • 毎日異なるテクノロジーをテストできること — これにはシステムの柔軟性が必要です
  • ATE ベンダーには限られた数の顧客ベースしかありません (世界には 25 社の大手独立系デバイスメーカーと 10 社の独立系テスト・ハウスのみ)
  • ATE ベンダーは、システム開発を「教育対象」としての 1 社の顧客に関係付け、最終的には多くの「販売対象」としての顧客への売上を増大させようとしている

全体テスト

全体テスト

汎用テストの市場サブセグメントは多様であり、オシロスコープ、信号発生器、自動車診断機器、放送ビデオテスターがあります。汎用テストの市場サブセグメントは多様な性質を持っているため、その成功は広範な最終製品の市場に関係しており、一般的なハイテク市場を追跡することによってのみ特徴付けられます。

汎用テストの市場は、2014 年に約 50 億米ドルの市場規模を持っていましたが、約 3% の CAGR (年平均成長率) で成長しています。

汎用テストシステム

  • オシロスコープ
  • スペクトル・アナライザー
  • 信号発生器
  • ロジック・アナライザー
  • 任意波形発生器と任意関数発生器
  • マルチメーター
  • ネットワーク・アナライザー

市場のトレンドとダイナミクス

汎用テストの市場領域のトレンドとダイナミクスを決定する要因は、次のとおりです。

  • 非常に断片化された市場セグメント
    • 非常に幅広いテストニーズと計測ニーズを持つ広範囲の顧客
    • ポイント / カスタム・ソリューションを提供している多くのテスト・ソリューション・ベンダー
  • ソリューションをモジュール式アプローチに移行しているテストベンダー:
    • PXI / AXI ベースのモジュール式機器のフォーム・ファクターに移行する例としてのロジック・アナライザーとオシロスコープ

テストおよび計測ソリューションのリファレンス・リンク

その他のリソース

インテル® FPGA の産業機器アプリケーション

アプリケーション別ソリューションを活用し、デザインの課題を解決する方法を紹介します。

すべてのアプリケーションを表示

インテル® FPGA とプログラマブル・デバイス

重要なワークロードの高速化を可能にし、規格の進化または要件の変更への適応を支援するカスタマイズ可能なデバイスです。

すべてのデバイスを表示