テストおよび計測機器アプリケーション

通信テストおよびモニター装置は、ワイヤーライン、ワイヤレス、オプティカル、および通信市場セグメントにおける各種製品で構成されています。これらの製品には、ネットワーク / プロトコル・アナライザー、スペクトル・アナライザー、ビット・エラー・レート・テスター (BERT)、VoIP (voice over Internet protocol) テスター、SONET/SDH テスターなどが含まれています。

通信テスト製品の設計には次の 3 つの課題があります。

1. 機器メーカーよりもはるかに先に、PCI Express* (PCIe-gen3、PCIe-gen4*)、10ギガビット・イーサネット (10GbE) など、さまざまな規格をサポートする必要性
   
2. 新しく登場する規格、新しい特徴、および新しい機能をサポートする製品をアップグレードする圧力が絶えずかかる
3. 高い性能を搭載することでボードの数を削減する必要性
   

その結果、設計者はテスター装置をアップグレードし、寿命を延長する柔軟性を提供するプログラマブル・ソリューションを必要とします。プログラマビリティーはビジネスおよびデザインの必要条件です。FPGA のプログラマビィリティーにより、これらのソリューションは通信テスター装置にとって理想的なソリューションとなります。

次の図は、マルチポート・ネットワーク / プロトコル・アナライザーでのインテル® FPGA とインテル® FPGA Intellectual Property (IP) 機能の使用方法を示しています。標準的なテスター・ライン・カードには、ジェネレーター、フレーマー / メディア・アクセス・コントロール (MAC)、およびアナライザーの 3 つの主要ファンクション・ブロックがあります。ジェネレーターはテストパターンを生成し、このテストパターンはフレーミングのためにフレーマーに送られ、次にテスト対象デバイス (DUT) に送られます。データが DUT から返されると、フレーマーはそのデータをビット・エラー・テスト、ヒストグラム、およびその他の各種テスト手順のためにアナライザーに送信します。

主なシステム・アーキテクチャー変数

• ラインカード当たりのポート数
• 消費電力 (ボード当たりの全消費電力: 最大 50～60 W)
• 各種ネットワーク・プロトコル (イーサネット、ギガビット・イーサネット、オプティカルなど) に対応する複数のポート
• ソフトウェア / ハードウェア分割 (レイヤー 1 ～ 7)

マルチポート・ネットワーク / プロトコル・アナライザー

ソリューション

多機能なインテル® Stratix-10 のアーキテクチャーは、通信テスト機器の製造ニーズに応える優れたソリューションとなっています。これらのプログラマブル・デバイス・ファミリーは、システム設計者にその他のデバイス・ソリューションでは得られない柔軟性、性能、統合、およびデザインリソースを提供します。これらのデバイスは、インテルの豊富な IP コアのポートフォリオと併せて、設計者に次世代の通信テスター装置用の業界最先端開発ソリューションを提供します。

インテル® Stratix-10 シリーズの FPGA は、システム性能を最大限に発揮するためのブロックベースの設計を効率化する、高性能なアーキテクチャーを使用しています。インテル® Stratix-10 デバイスには、最大 275 万個相当の論理素子 (LE)、最大 229Mb までの組込み機器向けメモリー、高性能で可変精度のデジタル信号処理 (DSP) ブロック (18x19 の範囲の精度を持つ最大 11,520 個の高性能マルチプライヤーあり)、人気のあるインターフェイス標準の大半に使用できる柔軟な I/O が搭載されています。ファミリーとしては、さまざまな機能セットと性能オプションを持っていて次世代のニーズに最適なソリューションとなる SX、GX、TX、MX があります。Stratix-10MX ファミリーの機能には 3.25GB から 16GB までの高帯域幅メモリー (HBM) が組み込まれており、最大 512GB/s のスループットを実現するとともに、ソリューション全体のサイズを大幅に削減し、業界をリードする統合によって信頼性を向上させています。Stratix-10SX デバイスには、組み込まれた 64 ビット ARM Cortex-A53 APU による複雑で完備したソフトウェア・サポートとソフトウェア（GPOS および RTOS）開発高速化ツールを搭載しています。

また、インテル® Stratix-10 シリーズのデバイスに含まれる本稼働用装置には、PAM4 操作と NRZ 操作の間でシームレスに切り替えることができる、最大 58Gbps のデータレートを持つトランシーバーが搭載されているだけでなく、PCIe 1.1、2.0、3.0 など複数のシリアルプロトコルに必要な精度を持った最大 144 個の全二重トランシーバー・チャネルも搭載されています(PCI Express* Gen4 x16 を搭載した最新の周辺機器のインターコネクト・ソリューションについては、電子メールまたは電話でお問い合わせください)。トランシーバーを搭載しているため、通信テスター製品に対するコスト効果およびボードスペース効率の両方で高いソリューションを提供します。インテル® Stratix-10 デバイスには、フレーム化、BER テスト、クロック信号の同期など、入力および出力データ処理機能に必要な組込みメモリーと LE (論理素子) のリソースが搭載されています。また、Stratix-10 デバイスには、100 ギガビット・イーサネット MAC、およびさまざまな FEC ソリューションが搭載されています。

インテル® Arria-10® FPGA シリーズには、組込み用デュアルコア ARM* Cortex*-A9 MPCore* プロセッサーなど、独自のイノベーションが搭載されています。このハード・プロセッサー・システム (HPS) には、強化された周辺機器のさまざまなセット、および高性能で安全なサブシステムが搭載されています。Arria-10 ファミリーは、最大 78 個の全二重トランシーバー (最大 25.78Gbps のチップ間データレート、12.5Gbps のバックプレーン、および最大 115 万個相当の論理素子 (LE) あり)、拡張メモリー・インターフェイス、ならびに電力が最適化されたコア・アーキテクチャー (含む: 再設計された適応論理モジュール (ALM)、 可変精度の DSP ブロック、分散メモリーブロック、および小数点クロック合成のフェーズ・ロック・ループ (PLL)) を備えています。

低コストのインテル® Cyclone® シリーズ FPGA は、低いポート単価が必要なアプリケーションに最適です。インテル® Cyclone® デバイスは、10/100 イーサネット MAC コントローラー・コアなどのインテル® FPGA IP コアと併用して、デザイン時間を短縮することができます。Nios® II エンベデッド・プロセッサーは、システム内の制御機能の一部を実行するのに使用されます。各種ディスクリート・デバイスを 1 個のインテル® Cyclone® デバイスに統合することにより、ボード上の部品点数が減少し、デザインコストが削減され、デザイン時間も短縮されます。インテル® Cyclone® デバイスは、高効率なデバイス・アーキテクチャーを備えており、コスト要求が厳しい通信用テスト製品の性能および価格要件に適合します。低コストのインテル® Cyclone® デバイスをインテル® FPGA IP コアと組み合わせて使用することにより、開発サイクルを短縮して、迅速な「time-to-market」およびコストの大幅な節約を実現できます。

インテル® MAX10 はシステムバスの変換と複雑な電源システム管理に最適なソリューションでもあります。また、すべてのインテル® PSG FPGA デバイス専用に設計、検証された、インテル® Enpirion®ファミリーの統合型、高効率の検証済み POL 電源管理ソリューションも含んでいます。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。SFI、SPI3、SPI4.x、SGMII、XAUI などチップ間スピードが高速なインターフェイス、および DDR3、RDRAM III などのメモリー・インターフェイスは、Intel FPGA IP Portfolio のウェブサイトからダウンロードできます。

8x56Gbps トランシーバーを搭載した 400GE テスター

有線やワイヤレスなどの通信テスターは、「標準に準拠した」さまざまなテスト・ソリューションをカバーしています。これらのソリューションを使用するには、400G / 800G イーサネットや 5G ワイヤレスの通信テストシステムなど、台頭する新しい通信産業を実現するため、最新で最先端のエッジ性能が必要です。

受賞歴のある Stratix アーキテクチャーの上に構築されている Stratix-10 シリーズのデバイスには、信号の同期やタイミングの分析などの入力および出力ピン処理機能に必要な組込みメモリーと LE リソースが含まれています。インテル® Stratix デバイスシリーズは、最大 60 個の 58Gbps トランシーバー (または 120 個の NRZ トランシーバー) を内蔵し (最大 24 個の 28.3Gbps および 17.4Gbps のトランシーバーを追加可能)、PCIe-Gen3 などのシリアルプロトコルに必要な信号保全性を備えています。Stratix-10 デバイスには、100 ギガビット・イーサネット MAC アプリケーションとギガビット・イーサネット・アプリケーション向けのさまざまなFEC ソリューションが搭載されています(PCI Express* Gen4 x16 などの最新の周辺機器のインターコネクト・ソリューション、ならびに次世代ギガビット・トランシーバー、ハイエンド FEC ソリューション、および大容量 TeraFLOPS DSP ソリューションなどのインテル PSG ソリューションのロードマップについては、電子メールまたは電話でお問い合わせください)。

半導体自動テスト装置 (ATE) は、メモリー、デジタル、ミックスドシグナルおよび SoC (system-on-a-chip) コンポーネントのテスト用に使用される各種装置またはカードで構成されており、両方ともウエハーおよびパッケージ封止ステージにあります。これらのテストシステムは、コンシューマー、コンピューティング、および通信市場での要求によって後押しされ、進化を続けています。現在の AT 製品が半導体業界のイノベーションに後れを取らないようにするには、より多くの機能をしかもこれまで以上に早いスピードで提供する必要があります。

プログラマブル・ロジックは、柔軟性と拡張性を提供することによって、ATE テスター製品の開発において重要な役割を果たします。タイミング精度、メモリー・コントロール、デジタル信号処理 (DSP) 解析、高速 I/O 機能、およびジッター対応などの機能は、すべてプログラマブル・ロジックで処理されます。以下の図に ATE システムにおける代表的な装置カードを示します。ATE テスターが複雑になるほど、より多くの IP (intellectual property) が継続的にプログラマブル・ロジック内に集積されます。

インテルは ATE テスト装置で利用できる各種 IP コアを提供しています。DDR3、DDR4、RLDRAM III などのメモリー・インターフェイス、または PCI Express* (PCIe-gen3)、SFI、SerialLite (軽量、高帯域幅、ポイントツーポイントのデータ・プロトコル) などの高速バス・インターフェイスは、Intel FPGA IP Portfolio のウェブサイトからダウンロードできます。(PCI Express* Gen4 x16 を搭載した最新の周辺機器のインターコネクト・ソリューションについては、電子メールまたは電話でお問い合わせください)。

代表的な自動テスト装置 (ATE) テスト・ステーション

ソリューション

Stratix-10®、Arria-10®、Cyclone® デバイスファミリーの多機能なアーキテクチャーは、ATE 製品用の優れたソリューションを提供します。これらのデバイスファミリーにより、システム設計者はほかのソリューションでは実現できない、柔軟性、性能、集積度、およびデザインリソースが得られます。これらのシリコン製品をインテルの広範な IP コアのポートフォリオと組み合わせると、設計者が次世代 ATE プラットフォームを開発するための、業界トップクラスのソリューションとなります。

Stratix-10 シリーズ FPGA: 275 万個相当の論理素子 (LE)、最大 229Mb のエンベデッド・メモリー、高性能で可変精度のデジタル信号処理 (DSP) ブロック (最大 11,520 個の 18x19 高性能マルチプライヤーあり)、および人気のあるインターフェイス規格の大半に使用できる柔軟な I/O。ファミリーとしては、さまざまな機能セットと性能オプションを持っていて次世代のニーズに最適なソリューションとなる SX、GX、TX、MX があります。Stratix-10MX ファミリーの機能には 3.25GB から 16GB までの高帯域幅メモリー (HBM) が組み込まれており、最大 512GB/s のスループットを実現するとともに、ソリューション全体のサイズを大幅に削減し、業界をリードする統合によって信頼性を向上させています。Stratix-10SX デバイスには、組み込まれた 64 ビット ARM Cortex-A53 APU による複雑で完備したソフトウェア・サポートとソフトウェア（GPOS および RTOS）開発高速化ツールを搭載しています。

受賞歴のある Stratix アーキテクチャーの上に構築されている Stratix-10 シリーズのデバイスには、信号の同期やタイミングの分析などの入力および出力ピン処理機能に必要な組込みメモリーと LE リソースが含まれています。インテル® Stratix デバイスシリーズは、最大 60 個の 58Gbps トランシーバー (または 120 個の NRZ トランシーバー) を内蔵し (最大 24 個の 28.3Gbps および 17.4Gbps のトランシーバーを追加可能)、PCIe-Gen3 などのシリアルプロトコルに必要な信号保全性を備えています(PCI Express* Gen4 x16 などの最新の周辺機器のインターコネクト・ソリューション、ならびに次世代ギガビット・トランシーバー、ハイエンド FEC ソリューション、および大容量 TeraFLOPS DSP ソリューションのインテル PSG ソリューションのロードマップについては、電子メールまたは電話でお問い合わせください)。また、Stratix-10 デバイスには、100 ギガビット・イーサネット MAC、およびさまざまな FEC ソリューションが搭載されています。

インテル® Arria-10® FPGA シリーズには、組込み用デュアルコア ARM* Cortex*-A9 MPCore* プロセッサーなど、独自のイノベーションが搭載されています。このハード・プロセッサー・システム (HPS) には、強化された周辺機器のさまざまなセット、および高性能で安全なサブシステムが搭載されています。Arria-10 ファミリーは、最大 78 個の全二重トランシーバー (最大 25.78Gbps のチップ間データレート、12.5Gbps のバックプレーン、および最大 115 万個相当の論理素子 (LE) あり)、拡張メモリー・インターフェイス、ならびに電力が最適化されたコア・アーキテクチャー (含む: 再設計された適応論理モジュール (ALM)、 可変精度の DSP ブロック、分散メモリーブロック、および小数点クロック合成のフェーズ・ロック・ループ (PLL)) を備えています。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。チップツーチップ・インターフェイスと DDR3、DDR4、RLDRAM III などのメモリーインターフェイスは、Intel FPGA IP ポートフォリオのウェブサイトからダウンロードできます。

インテル® Cyclone® シリーズ FPGA の高集積度、低コストデバイスは、ピン当たりの価格を低く抑える必要があるアプリケーションに最適です。Cyclone デバイスと Nios® II エンベデッド・プロセッサーなどのインテル IP コアを併用することで、設計時間を大幅に短縮する制御機能を実装できます。このエンベデッド IP によって、開発サイクルが短縮でき、コストが削減され、迅速な「time-to-market」を達成できます。各種ペリフェラルを単独のインテル® Cyclone® シリーズデバイスに統合すれば、ボード上のディスクリート・コンポーネント数が削減され、関連するデザインのコストと時間が削減され、コストが大幅に節約されます。インテル® Cyclone® シリーズ FPGA のデバイスは、高効率なデバイス・アーキテクチャーを備えており、ATE テスト製品の性能と集積化のニーズに適合します。

テストおよび計測機器

汎用テスト機器は、オシロスコープ、ロジック・アナライザー、信号ジェネレーター、ビデオテスト装置、自動車テスト装置、その他の多くの要素で構成されています。これらの製品は、ラボから製造施設までの多様な環境において複数のアプリケーションで使用されます。

プログラマブル・ロジックは、汎用テスト装置の開発において引き続き重要な役割を果たします。FPGA の柔軟性と拡張性により、「time-to-market」が短縮され、リスクが軽減されます。さらに、統合機能の急激な進歩と相まって、プログラマブル・ロジックはハードウェアおよびソフトウェア両方の開発チームにとって新たな中心的存在となりました。

プログラマブル・ロジックの使用に加えて、性能要件および回路の集積度が増大するに伴い、多数の新しい回路構造が登場しています。高速シリアルデータ転送を通常行う新しいバスの大量使用、およびシステム・オン・チップ (SoC) およびシステム・オン・プログラマブル・チップ (SOPC) デバイスの一般的使用が、業界で拡がってきました。現在、設計者は非常に複雑なデザインや回路構造を扱う必要があり、インサーキット・デバッグがより困難であると同時に、以前にもまして必要なものとなっています。

ポータブル・オシロスコープでの FPGA の標準的な使用方法

ビデオテスト装置での代表的な FPGA の使用

ソリューション

Stratix-10®、Arria-10®、Cyclone® デバイスファミリーの多機能なアーキテクチャーは、汎用テスト機器の優れたソリューションを提供します。これらのデバイスファミリーにより、システム設計者はほかのソリューションでは実現できない、柔軟性、性能、集積度、およびデザインリソースが得られます。これらのシリコン製品は、インテルの広範な IP コアのポートフォリオと組み合わせることで、次世代 ATE プラットフォームおよび高帯域幅ビデオ・テスト・プラットフォームの開発用の業界トップクラスのソリューションを設計者に提供します。

Stratix-10 シリーズ FPGA: 275 万個相当の論理素子 (LE)、最大 229Mb のエンベデッド・メモリー、高性能で可変精度のデジタル信号処理 (DSP) ブロック (最大 11,520 個の 18x19 高性能マルチプライヤーあり)、および人気のあるインターフェイス規格の大半に使用できる柔軟な I/O。ファミリーとしては、さまざまな機能セットと性能オプションを持っていて次世代のニーズに最適なソリューションとなる SX、GX、TX、MX があります。Stratix-10MX ファミリーの機能には 3.25GB から 16GB までの高帯域幅メモリー (HBM) が組み込まれており、最大 512GB/s のスループットを実現するとともに、ソリューション全体のサイズを大幅に削減し、業界をリードする統合によって信頼性を向上させています。Stratix-10SX デバイスには、組み込まれた 64 ビット ARM Cortex-A53 APU による複雑で完備したソフトウェア・サポートとソフトウェア（GPOS および RTOS）開発高速化ツールを搭載しています。

受賞歴のある Stratix アーキテクチャーの上に構築されている Stratix-10 シリーズのデバイスには、信号の同期やタイミングの分析などの入力および出力ピン処理機能に必要な組込みメモリーと LE リソースが含まれています。インテル® Stratix デバイスシリーズは、最大 60 個の 58Gbps トランシーバー (または 120 個の NRZ トランシーバー) を内蔵し (最大 24 個の 28.3Gbps および 17.4Gbps のトランシーバーを追加可能)、PCIe-Gen3 などのシリアルプロトコルに必要な信号保全性を備えています。(PCI Express* Gen4 x16 などの最新の周辺機器のインターコネクト・ソリューション、ならびに次世代ギガビット・トランシーバー、ハイエンド FEC ソリューション、および大容量 TeraFLOPS DSP ソリューションのインテル PSG ソリューションのロードマップについては、電子メールまたは電話でお問い合わせください)。また、Stratix-10 デバイスには、100 ギガビット・イーサネット MAC、およびさまざまな FEC ソリューションが搭載されています。

インテル® Arria-10® FPGA シリーズには、組込み用デュアルコア ARM* Cortex*-A9 MPCore* プロセッサーなど、独自のイノベーションが搭載されています。このハード・プロセッサー・システム (HPS) には、強化された周辺機器のさまざまなセット、および高性能で安全なサブシステムが搭載されています。Arria-10 ファミリーは、最大 78 個の全二重トランシーバー (最大 25.78Gbps のチップ間データレート、12.5Gbps のバックプレーン、および最大 115 万個相当の論理素子 (LE) あり)、拡張メモリー・インターフェイス、ならびに電力が最適化されたコア・アーキテクチャー (含む: 再設計された適応論理モジュール (ALM)、 可変精度の DSP ブロック、分散メモリーブロック、および小数点クロック合成のフェーズ・ロック・ループ (PLL)) を備えています。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。チップツーチップ・インターフェイスと DDR3、DDR4、RLDRAM III などのメモリーインターフェイスは、Intel FPGA IP ポートフォリオのウェブサイトからダウンロードできます。

インテル® Cyclone® シリーズ FPGA の高集積度、低コストデバイスは、ピン当たりの価格を低く抑える必要があるアプリケーションに最適です。Cyclone デバイスと Nios® II エンベデッド・プロセッサーなどのインテル IP コアを併用することで、設計時間を大幅に短縮する制御機能を実装できます。このエンベデッド IP によって、開発サイクルが短縮でき、コストが削減され、迅速な「time-to-market」を達成できます。各種ペリフェラルを単独のインテル® Cyclone® シリーズデバイスに統合すれば、ボード上のディスクリート・コンポーネント数が削減され、関連するデザインのコストと時間が削減され、コストが大幅に節約されます。インテル® Cyclone® シリーズ FPGA のデバイスは、高効率なデバイス・アーキテクチャーを備えており、ATE テスト製品の性能と集積化のニーズに適合します。

インテルは、テスター装置で利用できる各種 IP コアを提供しています。SFI、SPI3、SPI4.x、SGMII、XAUI などチップ間インターフェイス、および DDR3、RDRAM III などのメモリー・インターフェイスは、インテルのウェブサイトからダウンロードできます。

モジュール・テスト・システム

オシロスコープやロジック・アナライザーなどの汎用テストおよび計測機器の設計者は従来、カスタムデザインのハードウェアを実装してきました。低コストおよび高い柔軟性への需要が高まる中、PXI (インストルメンテーションの PCI 拡張) をベースとしたモジュール・インストルメントへの注目が集まってきています。こうしたシステムは、ハードウェア・リソース (シャーシ、消費電力、CPU など) を共有し、ユーザー定義ソフトウェアを使用して、カスタム測定を行い新しい標準規格をサポートします。

アプリケーション特有のニーズに対しては、以下のことが可能になりました。

• PCI Express* インテル® FPGA IP を使用したモジュール PCIe* ベースのファンクション・ボードを容易に実装。
• Stratix® シリーズ FPGA 内に、最大 12.5Gbps の 複数のシリアライザー / デシリアライザー (SERDES) チャネルを統合する
• インテル® Stratix シリーズおよびインテル® Arria® シリーズ FPGA とインテル® Quartus® Prime 開発ソフトウェアを使用して、カスタムの機能とインターフェイスを素早く作成する。

モジュールベースのシステム

移植性を実現

ポータブルのハンドヘルド機器は、マルチメーター、ハンドヘルド・スコープ、自動車診断装置などのフィールドテスト装置を実装することができます。

これらのポータブル機器は、多数のディスクリート・コンポーネントおよび CPU を使用して実装されてきました。しかし、これらのカスタム・ハードウェア・プラットフォームを実装するのに、より多くの時間とリソースが以下のように必要です。

• カスタム・アプリケーション・ブロックの代わりに、標準ブロックを開発する無駄な工数
• 複数のディスクリート ASSP および CPU コンポーネントの製造中止リスク
• ASIC の統合リスク、コスト、および柔軟性の不足

最新のインテル® Quartus® Prime 開発ツール、DSP Builder for インテル® FPGA、Nios® II エンベデッド・プロセッサー、ならびにインテル® Cyclone®、インテル® Arria®、およびインテル® Stratix シリーズの FPGA のプログラム可能なハードウェア機能により、以下を行うことができます。

• 複数の ASSP デバイスと CPU をアプリケーション依存しない 1 個の FPGA に統合
• 1 個の FPGA 上の複数の Nios® II プロセッサーに独立したファンクションを実装
• コプロセシング・ロジックを Nios® II プロセッサーと組み合わせて、「スーパーチャージ」機能の性能を実現
• すべての特定用途向けおよび標準 IP (intellectual property) 機能をプラットフォーム・デザイナーに容易に統合

その他の生産性の利点には、以下が含まれます。

• 以前のエンジニアリング IP 開発工数の再利用
• その他のインテル® FPGA およびパートナー IP ブロックを活用できる
• 特定用途向けアナログ I/O およびセンサー回路をモジュール・ドーター・カードに分離

以下の図に、インテル® Cyclone® / Stratix® / Arria® シリーズ FPGA で、カスタムロジックを含む 1 個または複数の Nios® II プロセッサーを使用した SOPC (system-on-a-programmable-chip) を実装する方法を示します。ユーザー・インターフェイス、特定用途向けアナログ機能、およびネットワーク接続性を追加して、ポータブル機器を完成させることができます。

ポータブル・テスト・デバイス

ポータブル・テスト・デバイスは、業界で有名な内蔵の NIOSII FPGA 32 ビット・エンベデッド・プロセッサーの利点を活用できます。Cyclone FPGA は、ハンドヘルド・システムのボードエリアを最小限に抑えるだけでなく、業界をリードする電力効率も提供するために、必要な統合を実現しています。Arria-10 は、バッテリーの電源が依然として高い重要性を持っているもののハイレベルなシステム性能も要求される、ポータブル製品の市場セグメントにおけるハイエンド製品に使用されます。Arria-10 を使用すると、デュアル ARM Cortex-A9 APU とサブシステム (SX ファミリーに組み込み済み) を使用して、豊富な GUI を備えた多機能の GPOS だけでなく、最新の Linux カーネルなど多機能の RTOS スイートを実行できます。FPGA に統合されているこのような機能としては、プロセッサー (NIOSII またはデュアル ARM Cortex-A9)、LPDDR メモリー・コントローラー、電力効率の高い DSP、さまざまなタイプの周辺機器インターコネクト、ディスプレイ・ドライバー、多くの LVDS I/O、および追加の PCIe 機能があります。データ収集機能とメインボード機能は統合できるため、複数のボード・ソリューションがなくなるので、ポータブル・テスト機器の重量とサイズを合理化することができます。