レガシー I/O 向け LPC (Low Pin Count) インターフェース仕様は、業界による ISA レスシステムへの移行を促進します。LPC インターフェース仕様リビジョン 1.1 の主な改善点は、ファームウェア・メモリー・サイクルの内蔵とマルチバイト読み取り機能の追加です。

LPC インターフェースでは、典型的にはスーパー I/Oに統合されているようなレガシー I/O のマザーボード・コンポーネントを、完全なソフトウェアの互換性を確保したままで、ISA/X バスから LPC インターフェースへ移行することが可能になります。LPC 仕様は、低コストで高効率の設計を可能にするピン数の削減など、ISA/X バスで大きな利点をいくつか実現します。LPC インターフェース仕様は I/O 機能に関してソフトウェアで意識する必要がなく、既存の周辺機器やアプリケーションと互換性があります。

LPC インターフェース仕様はメモリー、I/O および DMA 処理について規定しています。8MHz で実行する ISA とは異なり、LPC は動作周波数 33MHz の PCI を採用し、より高度なシリコンプロセスと互換性があります。ピン数が削減されると必要なスペースと電力が少なく、熱効率が高いため、モバイル開発者にもメリットがあります。LPC インターフェース仕様リビジョン 1.1 と関連する相互ロイヤルティー・フリー特許使用許諾合意書は、以下からダウンロードいただけます。

› ​インテル® チップセット LPC (Low Pin Count) インターフェース仕様