Intel Agilex® 7 FPGA – Avalon® ストリーミング・インターフェイス・インテル® FPGA IPデザイン例を備えたメールボックス・クライアントを使用したチップ ID 読み取り

Intel Agilex® 7 FPGA – Avalon® ストリーミング・インターフェイス・インテル® FPGA IPデザイン例を備えたメールボックス・クライアントを使用したチップ ID 読み取り

763981
12/18/2022

概要

このデザイン例では、Intel Agilex® 7 FPGA 開発キットに Avalon® ストリーミング・インターフェイス・インテル® FPGA IPを使用したチップ ID 読み取り機能を示しています。チップ ID 読み取り機能は Verilog に実装され、フラッシュメモリーと通信する IP に接続します。

デザインの詳細

デバイスファミリー

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

Quartus バージョン

22.4

その他のタグ

Validated in Quartus and Board

IP コア (3)
IP コア IP コアカテゴリー
Mailbox Client with Avalon Streaming Interface Intel FPGA IP Other
Reset Release Intel FPGA IP Other
In-System Sources & Probes Intel FPGA IP Other

詳細

Intel Agilex 7 FPGAs IP では、チップ ID の読み取りを実行するための IP は利用できなくなりました。したがって、カスタムロジックを作成し、メールボックスAvalon®STクライアントインテル FPGA IPに接続してチップIDの読み取りを実行する必要があります。このリファレンス・デザインでは、Mailbox Avalon® ST クライアント・インテル FPGA IPを使用してチップ ID の読み取りを実行する方法を示します。このチュートリアルは、シグナルタップを使用してデモンストレーションされます。

デザインの詳細

デバイスファミリー

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

Quartus バージョン

22.4

その他のタグ

Validated in Quartus and Board