Intel Agilex® 7 FPGA – 初期化モード用 P タイル CvP デザイン例

Intel Agilex® 7 FPGA – 初期化モード用 P タイル CvP デザイン例

763978
12/17/2022

概要

このデザインでは、Intel Agilex® 7 FPGA F シリーズ開発キットのプロトコル経由コンフィグレーション (CvP) 初期化モードを示します。

デザインの詳細

デバイスファミリー

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

Quartus バージョン

22.4

その他のタグ

Validated in Quartus

Intel® FPGA P-Tile

IP コア (12)
IP コア IP コアカテゴリー
On-Chip Memory (RAM or ROM) OnChipMemory
Reset Controller QsysInterconnect
MM Interconnect QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Memory-Mapped Router QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Burst Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Agent QsysInterconnec

詳細

プロトコル経由コンフィグレーション (CvP) は、Intel Agilex 7 FPGAs でサポートされているコンフィグレーション・スキームです。CvP コンフィグレーション・スキームでは、周辺ロジックとコアロジック用に別々のイメージが作成されます。周辺イメージをローカル・コンフィグレーション・デバイスに、コアイメージをホストメモリーに格納できるため、システムコストを削減し、独自のコアイメージのセキュリティを強化できます。CvP は、PCI Express* ( PCIe* ) リンクを介して FPGA ファブリックを構成します。これは、エンドポイント・バリアントでのみ利用できます。


Quartus® Prime 開発ソフトウェアの GUI でデザイン・テンプレートを準備する

: デザイン例をダウンロードした後、デザイン・テンプレートを準備する必要があります。ダウンロードしたファイルは <project>.par ファイルの形式で、これにはデザインファイルの圧縮バージョン (.qar ファイルに似ています) とプロジェクトを説明するメタデータが含まれています。この情報の組み合わせが <project>.par ファイルを構成します。<project>.par ファイルをダブルクリックするだけで、Quartus® がそのプロジェクトを起動します。


プロジェクト テンプレートを起動する 2 番目の方法は、新規プロジェクト ウィザード (File -> New Project ウィザード) を使用することです。最初のパネルでプロジェクト名とフォルダーを入力すると、2番目のパネルで空のプロジェクトまたはプロジェクトテンプレートを指定するように求められます。プロジェクト テンプレートを選択します。以前にロードしたデザイン・テンプレート・プロジェクトのリストと、各種開発キットのピン配列と設定を含む各種の「ベースライン・ピンアウト設計」が表示されます。リストにデザインテンプレートが表示されない場合は、以下の丸で囲んだデザインテンプレートのインストールを示すリンクをクリックしてください。



ダウンロードした <project>.par ファイルを参照し、[次へ]、[完了] の順にクリックすると、デザイン・テンプレートがインストールされ、Quartus のプロジェクト・ナビゲーター・ペインに表示されます。


注: デザインがデザイン・テンプレートとしてデザインストアに保存されている場合、Quartus® ソフトウェアの記載バージョンに対して事前に回帰テストが行われています。回帰により、設計テンプレートが Quartus 設計フローの解析 / 合成 / フィット / アセンブリのステップに確実に合格します。


Quartus® Prime ソフトウェアのコマンドラインでデザイン・テンプレートを準備する

コマンド ラインで、次のコマンドを入力します。

quartus_sh --platform_install -package <project directory>/<project>.par


プロセスが完了したら、次のように入力します。

quartus_sh --platform -name <プロジェクト>

デザインの詳細

デバイスファミリー

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

Quartus バージョン

22.4

その他のタグ

Validated in Quartus

Intel® FPGA P-Tile