Cyclone® V FPGA – Cyclone V SX SoC FPGAs 向けベクター割り込みコントローラーのデザイン例

Cyclone® V FPGA – Cyclone V SX SoC FPGAs 向けベクター割り込みコントローラーのデザイン例

715160
12/5/2016

概要

このデザイン例では、ハードウェア・デザインでベクトル割り込みコントローラー (VIC) を使用する方法と、ソフトウェアで VIC をサポートする方法を示します。VIC_Example、VIC_DaisyChain_Example、VIC_ISRnVectorTable_Example、VIC_noVIC_Example の 4 つのデザイン例が含まれています。

開発キット

Cyclone® V SX SoC 開発キット

デザインの詳細

デバイスファミリー

Cyclone® V FPGA & SoC FPGA
Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
Quartus バージョン

16.0
IP コア (23)
IP コア IP コアカテゴリー
Nios II Gen2 Processor NiosII
IRQ Mapper QsysInterconnect
JTAG UART ConfigurationProgramming
Interval Timer Peripherals
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Memory-Mapped Router QsysInterconnect
On-Chip Memory (RAM or ROM) OnChipMemory
Performance Counter Unit Arithmetic
Reset Controller QsysInterconnect
Vectored Interrupt Controller QsysInterconnect
VIC CSR Block AudioVideo
VIC Priority Block AudioVideo
VIC Vector Block AudioVideo

詳細

Quartus® Prime ソフトウェア GUI (バージョン 14.1 以降) でデザイン・テンプレートを準備する


注: デザイン例をダウンロードした後、デザイン・テンプレートを準備する必要があります。ダウンロードしたファイルは <project>.par ファイルの形式で、これにはデザインファイルの圧縮バージョン (.qar ファイルに似ています) とプロジェクトを説明するメタデータが含まれています。この情報の組み合わせが <project>.par ファイルを構成します。リリース 16.0 以降では、<project>.par ファイルをダブルクリックするだけで、Quartus® がそのプロジェクトを起動します。


プロジェクト テンプレートを起動する 2 番目の方法は、新規プロジェクト ウィザード (File -> New Project ウィザード) を使用することです。最初のパネルでプロジェクト名とフォルダーを入力すると、2番目のパネルで空のプロジェクトまたはプロジェクトテンプレートを指定するように求められます。プロジェクト テンプレートを選択します。以前にロードしたデザイン・テンプレート・プロジェクトのリストと、各種開発キットのピン配列と設定を含む各種の「ベースライン・ピンアウト設計」が表示されます。リストにデザインテンプレートが表示されない場合は、以下の丸で囲んだデザインテンプレートのインストールを示すリンクをクリックしてください。



ダウンロードした <project>.par ファイルを参照し、[次へ]、[完了] の順にクリックすると、デザイン・テンプレートがインストールされ、Quartus のプロジェクト・ナビゲーター・ペインに表示されます。


注: デザインがデザイン・テンプレートとしてデザインストアに保存されている場合、Quartus® ソフトウェアの記載バージョンに対して事前に回帰テストが行われています。回帰により、設計テンプレートが Quartus 設計フローの解析 / 合成 / フィット / アセンブリのステップに確実に合格します。



Quartus® Prime ソフトウェアのコマンドラインでデザイン・テンプレートを準備する


コマンド ラインで、次のコマンドを入力します。

quartus_sh --platform_install -package <project directory>/<project>.par


プロセスが完了したら、次のように入力します。

quartus_sh --platform -name <プロジェクト>



メモ：

* ACDS バージョン: 16.0.0 標準


開発キット

Cyclone® V SX SoC 開発キット

デザインの詳細

デバイスファミリー

Cyclone® V FPGA & SoC FPGA
Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
Quartus バージョン

16.0