Intel Agilex® 7 FPGA – QSPI フラッシュアクセスとリモート・システム・アップデートを備えたメールボックス・クライアントのデザイン例

Intel Agilex® 7 FPGA – QSPI フラッシュアクセスとリモート・システム・アップデートを備えたメールボックス・クライアントのデザイン例

714805
12/12/2022

概要

このリファレンス・デザインは、QSPI フラッシュアクセスとリモート・システム・アップデートを備えたIntel Agilex® 7 FPGAにメールボックス・クライアント・インテル® FPGA IP・コアを実装します。

デザインの詳細

デバイスファミリー

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

Quartus バージョン

22.3

IP コア (23)
IP コア IP コアカテゴリー
Altera In-System Sources & Probes SimulationDebugVerification
Reset Controller QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
altera_config_stream_endpoint Debug & Performance
altera_jtag_avalon_master QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Top level generated instrumentation fabric Debug & Performance
Altera SDM Mbox Bridge Configuration and Programming
Altera SDM GPO Configuration and Programming
Altera SDM GPI Configuration and Programming
Altera FPGA2SDM Bridge Configuration and Programming
Altera SDM IRQ Configuration and Programming
Altera SDM2FPGA Bridge Configuration and Programming
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect

詳細

メールボックス・クライアント・インテル FPGA IPは、ホストとセキュア・デバイス・マネージャー (SDM) の間のブリッジです。メールボックス クライアント インテル FPGA IPは、SDM にコマンドを送信し、ホストに応答を返すために使用されます。メールボックス クライアント インテル FPGA IPは、Avalon MM マスターに接続する必要がある Avalon MM スレーブ コンポーネントです。


このリファレンス・デザインでは、JTAG-to-Avalon マスター・ブリッジ IP が、メールボックス・クライアント・インテル FPGA IP・コアに接続するホスト・コントローラーとして機能します。JTAG-to-Avalon マスター・ブリッジ IP は、システムコンソールから受信したコマンドをAvalonメールボックス・クライアント・インテル FPGA IPが必要とするメモリー・マップド (Avalon MM) 形式に変換します。その後、メールボックス クライアント インテル FPGA IPはコマンドを駆動し、SDM から応答を受信します。


rsu1.tcl スクリプトは、SDM でサポートされている使用可能なコマンド機能を実行するための例を提供します。インテル Quartus® Prime Pro ソフトウェアのシステムコンソールから rsu1.tcl スクリプトで利用可能な機能を実行すると、次の操作を実行できます。

  • FPGA IDCODE の読み取り
  • チップ ID FPGA読み取る
  • QSPI フラッシュ・アクセス操作 (フラッシュメモリーの読み取りや書き込みなど)
  • リモート・システム・アップデート (RSU) 操作 (RSU ステータスの読み取り、フラッシュ内の別のイメージへのリコンフィギュレーションのトリガー、フラッシュ内のコンフィグレーション・イメージの更新など)。

rsu1.tcl スクリプトは以下のリンクからダウンロードできます。

https://www.intel.com/content/dam/altera-www/global/en_US/others/support/devices/configuration/rsu1.tcl


詳細について

1. メールボックスクライアントインテル FPGA IPユーザーガイドを参照してください


2.第4章を参照してください。インテル Agilex構成ユーザーガイドのリモート・システム・アップデート (RSU)


デザインの詳細

デバイスファミリー

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

Quartus エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

Quartus バージョン

22.3