Arria® V 5AGZE1 FPGA

仕様

I/O 規格

パッケージの仕様

オーダーとコンプライアンス情報

オーダー & スペック情報

Arria® V 5AGZE1 FPGA 5AGZME1H2F35I3LG

  • MM# 999XAZ
  • スペックコード SRHAX
  • オーダーコード 5AGZME1H2F35I3LG
  • ステッピング A1
  • MDDS コンテンツ ID 725867

Arria® V 5AGZE1 FPGA 5AGZME1H3F35C4G

  • MM# 999XC0
  • スペックコード SRHAY
  • オーダーコード 5AGZME1H3F35C4G
  • ステッピング A1
  • MDDS コンテンツ ID 698051745326

Arria® V 5AGZE1 FPGA 5AGZME1H3F35I4G

  • MM# 999XC2
  • スペックコード SRHAZ
  • オーダーコード 5AGZME1H3F35I4G
  • ステッピング A1
  • MDDS コンテンツ ID 725918

Arria® V 5AGZE1 FPGA 5AGZME1E2H29C3G

  • MM# 999XH9
  • スペックコード SRHE6
  • オーダーコード 5AGZME1E2H29C3G
  • ステッピング A1
  • MDDS コンテンツ ID 694860

Arria® V 5AGZE1 FPGA 5AGZME1E3H29C4G

  • MM# 999XHD
  • スペックコード SRHE8
  • オーダーコード 5AGZME1E3H29C4G
  • ステッピング A1
  • MDDS コンテンツ ID 693463

Arria® V 5AGZE1 FPGA 5AGZME1E3H29I4G

  • MM# 999XHF
  • スペックコード SRHE9
  • オーダーコード 5AGZME1E3H29I4G
  • ステッピング A1
  • MDDS コンテンツ ID 696940

Arria® V 5AGZE1 FPGA 5AGZME1H2F35C3G

  • MM# 999XHG
  • スペックコード SRHEA
  • オーダーコード 5AGZME1H2F35C3G
  • ステッピング A1
  • MDDS コンテンツ ID 693707746567

トレード・コンプライアンス情報

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

製品仕様変更通知 (PCN) 情報

ドライバーおよびソフトウェア

最新ドライバーとソフトウェア

利用可能なダウンロード:
すべて

名前

発売日

製品が初めて導入された日。

リソグラフィー

リソグラフィーとは、集積回路の製造に使われる半導体技術のことです。プロセスの微細度を表す単位はナノメートル (nm) です。この値から、半導体に組込まれている機能サイズが分かります。

ロジックエレメント (LE)

ロジックエレメント (LE) は、インテル® FPGA アーキテクチャにおけるロジックの最小単位です。コンパクトな LE は、効率的なロジックの使用と高度な機能を提供します。

アダプティブ・ロジック・モジュール (ALM)

アダプティブ・ロジック・モジュール(ALM)は サポートされるインテルFPGAデバイスのロジック・ビルディング・ブロックで パフォーマンスと利用率の両方を最大化するように設計されています各ALMは いくつかの異なる動作モードを持ち 様々な異なる組み合わせやシーケンシャルな論理関数を実装することがでます

アダプティブ・ロジック・モジュール (ALM) レジスター

ALMレジスターは ALM内部に含まれるレジスター・ビット(フリップフロップ)で シーケンシャル・ロジックを実現するために使用されます

ファブリックおよび I/O 位相ロックループ (PLL)

ファブリックおよび IO PLL は インテル® FPGA ファブリックのクロック・ネットワークと デバイスの IO セルに関連するクロック・ネットワークの設計と実装を簡素化するために使用されます

最大エンベデッド・メモリー

インテル® FPGA デバイスのプログラマブル・ファブリックにあるすべてのエンベデッド・メモリー・ブロックの合計容量です

デジタル信号処理 (DSP) ブロック

デジタル信号プロセシング (DSP) ブロックは サポートされるインテル® FPGA デバイスの数学的ビルディング・ブロックで さまざまなデジタル信号プロセシング機能を実装するためのハイパフォーマンス乗算器とアキュムレータを含んでいます

デジタル信号処理 (DSP) フォーマット

インテル® FPGA デバイス・ファミリーによって、DSP ブロックはハード・フローティング・ポイント、ハード固定ポイント、乗算および累積、乗算のみなどの異なる形式をサポートします

ハード・メモリー・コントローラー

ハード・メモリー・コントローラーは インテルFPGAに接続されたハイパフォーマンス外部メモリー・システムを実現するために使用されますハード・メモリー・コントローラーは、同等のソフト・メモリー・コントローラーと比較して 消費電力とFPGAリソースを節約し より高いフリークエンシーでの動作をサポートします

外部メモリー・インターフェイス (EMIF)

インテル® FPGA デバイスがサポートする外部メモリー・インターフェイス・プロトコルです

最大ユーザーI/O数

インテル® FPGA デバイスの汎用 I/O ピンの最大ナンバー (利用可能な最大パッケージの場合) です
†パッケージにより 実際のカウントはこれより少なくなる場合があります

I/O 標準サポート

インテル® FPGA デバイスがサポートする汎用 I/O インターフェイス規格です

最大 LVDS ペア

インテル® FPGA デバイスにコンフィギュレーション可能な LVDS ペアの最大ナンバーで 利用可能な最大パッケージの場合パッケージタイプ別の実際のRXおよびTX LVDSペア数については デバイスのドキュメントを参照してください

最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー

インテル® FPGA デバイスに搭載される NRZ トランシーバーの最大ナンバー (利用可能な最大パッケージの場合)
†パッケージにより 実際のカウントはこれより少なくなる場合があります

最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート

NRZトランシーバーがサポートする最大NRZデータレート
†実際のデータレートは トランシーバーのスピード・グレードによって低くなる可能性があります

トランシーバー・プロトコル・ハード IP

高速シリアル・トランシーバをサポートするために インテルFPGAデバイスで利用可能なハード知的財産トランシーバ・プロトコルのハードIPは 同等のソフトIPと比較して消費電力とFPGAリソースを節約し シリアル・プロトコルの実装を簡素化することができます

FPGA ビットストリーム・セキュリティー

インテル® FPGA デバイスファミリーによって、顧客のビットストリームのコピーを防止したり、動作中のデバイスへの不正操作を検出したりするさまざまなセキュリティー機能を使用することが可能です。

アナログ・デジタル・コンバーター

アナログ・デジタル・コンバーターは、インテル® FPGA デバイスファミリーで利用できるデータ・コンバーター・リソースです。

パッケージオプション

インテルFPGAデバイスは お客様のシステム要件に合わせて 異なるパッケージサイズ 異なるIOおよびトランシーバー数で提供されています