基本モード

多くのアプリケーションは、メインストリームのプロトコルでは提供されない独自の機能を必要とします。これらのアプリケーション向けに、インテル® FPGA トランシーバーは「基本」モードを提供しています。基本モードでは、トランシーバー内のビルディング・ブロックにアクセスできます。これらは、独自のトランシーバー要件に合わせて、個別に構成したりバイパスしたりできます。

表 1 および表 2 は、インテル® FPGA トランシーバー・デバイスで使用可能な基本モードをリスト表示し、このモードで使用可能なトランシーバーのフィジカル・コーディング・サブレイヤー (PCS) ブロックのリストを示します。

表 1.3G/6G 基本モードと PCS ブロック

トランシーバーの機能

Stratix® V
GT、GX、GS FPGA

Stratix® IV
GT、GX FPGA

Stratix® II GX FPGA

Arria® II FPGA
GX、GZ FPGA

Arria® V
GX、GT FPGA

Cyclone® IV GX FPGA

データ速度 (Gbps)

0.6 ~ 8.5

0.6 ~ 8.5
(Stratix® IV GT、Stratix® IV GX)

0.6 ~ 6.375

0.6 ~ 6.375

0.6 ~ 10.375

0.6 ~ 3.125

基本モード・チャネル・ボンディング

見込まれるリファレンス・クロック (MHz)

50.0 ~ 622.08

50.0 ~ 622.08

50.0 ~ 622.08

50.0 ~ 622.08

27 ~ 710

5.0 ~ 472.5

FPGA バス幅 (ビット)

8、10、16、20、32、40

8、10、16、20、32、40

8、10、16、20、32、40

8、10、16、20

8、10、16、20、32、40、80

8、10、16、20

8B/10B エンコード / デコード

専用同期ステートマシン

ワード・アライメント

速度一致

バイト・シリアライズ / デシリアライズ

フェーズ補正 FIFO

ダイナミック・リコンフィグレーション

バイトオーダー

シングル・ビット・スリップ

表2.10G 基本モードと PCS ブロック

トランシーバーの機能

Stratix® V GT、GX、GS FPGA

Stratix® IV GT FPGA

データ速度 (Gbps)

9.9 ~ 12.5

9.9 ~ 11.3

基本モード・チャネル・ボンディング

見込まれるリファレンス・クロック (MHz)

50.0 ~ 622.08

50.0 ~ 622.08

FPGA バス幅 (ビット)

32、40、64

40

ワード・アライメント

フェーズ補正 FIFO

ダイナミック・リコンフィグレーション

64B/66B エンコード / デコード

-

ギアボックス (縮小 / 拡張)

-

ブロック同期

-

ビット・スリップの受信

-

ビット・スリップの送信

-

各種ツール

基本モードは、インテル® Quartus® Prime 開発ソフトウェア内のトランシーバー・コンフィグレーション・オプションとして利用できます。基本モードを選択すると、インテル® Quartus® Prime 開発ソフトウェアは、利用可能な各ブロックのコンフィグレーション・オプションを案内します。また、基本トランシーバー・モードをサポートするために、ジェネリックのキャラクタライゼーション・レポート、ユーザーガイド、トランシーバーのシミュレーション・モデル、業界標準の PCB およびレイアウト・シミュレーション・ツール用のデザインキットなどの付随資料も用意されています。