Interlaken / Interlaken Look-Aside

概要

Interlaken および Interlaken Look-Aside は、10 ~ 300Gbps、さらにそれを超える伝送速度を実現するために設計された、拡張可能なチップ間インターコネクト・プロトコルです。最新のトランシーバー・テクノロジーと柔軟なプロトコル層を採用した Interlaken および Interlaken Look-Aside インテル® FPGA Intellectual Property (IP) コアは、拡張性と単一 FPGA への統合が求められる先端のアプリケーションに必要なパフォーマンスと生産性を提供します。どちらの IP コアも、ソフトとハードのロジック IP を独自のバランスで搭載しており、シリコンコストを増やすことなく、統合と拡張を可能にしています。この統合化されたバランスを提供することで、最大限の柔軟性とパフォーマンスを達成できます。

インテルの次世代 FPGAであるインテル® Arria® 10 FPGA とSoC FPGA のリリースに伴い、Interlaken のインテル® FPGA IP ポートフォリオは、第 3 世代ソフト IP (メディア・アクセス・コントロール (MAC) を含む) と第 2 世代ハード IP (フィジカル・コーディング・サブレイヤー (PCS)/ フィジカル・メディア・アタッチメント (PMA) を含む) を含む主要なデベロップメント・マイルストーンを達成しました。このような経験と実績に裏打ちされたコアは、よりインテリジェントな新しいシステムに必要な堅牢性と完成度を提供し続けます。

Interlaken インターコネクト・プロトコル

Interlaken インテル® FPGA IP コアの最適な用途は、さまざまなトラフィック・プロファイルの最適化に対応した IP コンフィグラビリティや、次世代プラットフォーム向けの拡張性が求められるアクセス、キャリア・イーサネット、データセンター向けのマルチテラビット・ルーターおよびスイッチです。

これは、Interlaken Protocol Definition v1.2 に準拠しているため、システム開発者はシステムで高帯域のスループットを実現できます。この事前構築済みで、すぐに使える IP ビルディング・ブロックは、設計サイクルを短縮し、市場投入までの時間を短縮します。

Interlaken Look-Aside 相互接続プロトコル

Interlaken Look-Aside インテル® FPGA IP コア は、Quality of Service (QoS) ルーティング、トラフィック・プロファイリング、ファイアウォール機能などのネットワーキング・アプリケーションで通常使用されるパケット分類のコプロセッシングに適しています。この IP は、低レイテンシーのパケット・インターフェイスと効率的なデータ処理機能を備えており、先端のネットワーク・アプリケーションに対応した高いデザイン拡張性を実現しています。

Interlaken Look-Aside Protocol Definition v1.1 に準拠しているため、システム開発者は、従来のパケット分類手法に伴う計算上のボトルネックを解消できます。