ヘテロジニアス・インテグレーション

ヘテロジニアスな 3D システムインパッケージ・インテグレーション

ヘテロジニアスな 3D システムインパッケージ・インテグレーション

3D インテグレーションとパッケージング技術の進歩により、マルチテクノロジーのチップで構成された複合システムを、単一パッケージで構築することが可能になりました。 

従来、高度なインテグレーションには、消費電力、性能、コストを考慮したモノリシックの実装が採用されてきました。パッケージング技術とスタック技術のイノベーションにより、最適なプロセス技術を用いて、特定の機能を最適化するチップを活用し、単一のパッケージにシステムを統合できます。

新たなシステム要件では、インターフェイスのビット当たりの消費電力を最小限に抑えた、非常に高い帯域幅のインターコネクトが求められます。インテルは、これを可能にするための超短距離のインターフェイス規格と 3D インテグレーションのパッケージング技術という、2 つの重要な要素を提供しています。

アドバンスト・インターフェイス・バス (AIB)

モジュラーデザインを実現する標準インターフェイス

インテルのアドバンスト・インターフェイス・バス (AIB) はダイ間の PHY レベル標準であり、チップの Intellectual Property (IP) ブロック・ライブラリーによるモジュラーアプローチを採用したシステム設計を実現します。 

AIB は DDR DRAM インターフェイスと同様に、クロックフォワードの並列データ伝送方式を採用しています。また、AIB はプロセス技術やパッケージング技術 (インテルの Embedded Multi-Die Interconnect Bridge (EMIB)、TSMC の CoWoS* など) に依存しません。

インテルが AIB インターフェイスのライセンスをロイヤルティー・フリーで提供した結果、チップ、デザイン手法、サービスプロバイダー、ファウンドリー、パッケージング、システムベンダーの広範なエコシステムが形成されています。 

 

 

 

図: AIB をチップ間インターフェイスとして使用し、センサー、独自の ASIC、FPGA、CPU、メモリー、I/O を組み合わせたヘテロジニアス 3D システムインパッケージ (SiP) の例  

 

AIB の仕様を入手


AIB の詳細および仕様については、販売代理店までお問い合わせください。

EMIB テクノロジーによるマルチダイ統合

インテルの製品では、モノリシック FPGA ファブリックとアナログ、メモリー、CPU、ASIC などのチップ間のヘテロジニアス・インテグレーションに、インテルの画期的な EMIB (Embedded Multi-Die Interconnect Bridge) パッケージング技術を利用しています。
 
インテル® FPGA の SiP テクノロジーの目的は、機能やプロセスノードが単一パッケージ内に効果的に混在した製品を提供することにあります。この新しい製品クラスは、現在そして将来のシステムに求められる以下の機能要件を満たします。  
  • 性能と帯域幅の向上
    AIB および EMIB を使用した SiP 統合により、チップ間で高いインターコネクト集積度を実現できます。この結果、SiP コンポーネントが高帯域幅で接続されます。また、外部へのユーザー信号は標準的な FCBGA トレースを使用するため、シグナル・インテグリティーとパワー・インテグリティーが改善されます。
  • 低消費電力
    コンパニオン・チップが近くに配置されるため、インターコネクト・トレースが極めて短くなります。これにより、ビット当たりの消費電力が低減されます。
  • スモール・フォーム・ファクター
    単一パッケージにコンポーネントをヘテロジニアスに統合できるので、フォームファクターが縮小されます。貴重なボードスペースを節約し、ボードの層数と全体的な構成部品 (BOM) コストを削減するために役立ちます。
  • 柔軟性、スケーラビリティー、使いやすさの向上
    SiP では、コンポーネントがパッケージ内にすでに実装済みなので、PCB レベルでの配線の複雑さが軽減されます。さらに、SiP は、異なるダイ形状、シリコン・テクノロジーを組み込む機能も強化します。最終的に、高い柔軟性とスケーラビリティーによる使いやすいソリューションを実現できます。
  • 市場投入までの期間の短縮
    SiP では、すでに実績のあるテクノロジーを統合し、製品バージョン間で共通するデバイスやタイルを再利用できるため、Time to Market (市場投入までの期間) を短縮できます。SiP は、貴重な時間とリソースを節約することで、Time to Market の迅速化に役立ちます。  

ヘテロジニアス 3D SiP 統合についての詳細

このホワイトペーパーでは、インテル® Stratix® 10 FPGA & SoC がヘテロジニアス 3D SiP 統合をどのように活用して、スケーラビリティーと柔軟性を大幅に高めながら、性能、消費電力、およびフォームファクターを飛躍的に向上させるかを解説します。また、インテルの EMIB テクノロジーがマルチダイ統合のための優れたソリューションをどのように実現するかについても知ることができます。

インテル® Stratix® 10 MX FPGA


ハイパフォーマンス・コンピューティング、データセンター、ネットワーク機能仮想化、放送機器向けアプリケーションの高速化に欠かせない多機能アクセラレーター

その他のリソース

インテル® FPGA のパワーを容易に引き出すことが可能なソフトウェア、ファームウェア、ツールについて紹介します。

すべてのテクノロジーを見る

重要なワークロードの高速化を可能にし、規格の進化または要件の変更への適応を支援するカスタマイズ可能なデバイスです。

すべてのデバイスを見る