ハード浮動小数点

DSP 浮動小数点

新しいデジタル信号処理 (DSP) システムは、浮動小数点ソリューションを使用して高度な数値的安定性とダイナミック・レンジを達成しています。レーダー、高度なワイヤレス・アンテナ処理、医用画像処理などのアプリケーションでは、FPGA と SoC が備える浮動小数点能力が求められます。DSP アプリケーションがサイズおよび機能面で成長するのに伴い、FPGA と SoC はあらゆる浮動小数点 DSP 実装に使用可能な最高性能のプラットフォームを提供しています。

14nm、インテル® Stratix® 10 FPGA と SoC は、1 秒当たり最大 10Tera 浮動小数点演算 (TFLOPS) 性能という業界最高の浮動小数点演算性能を提供します。Stratix® 10 FPGA と SoC の DSP 機能ページで詳細をご確認ください。

20nm、インテル® Arria® 10 FPGA と SoC は、最大 1.5TFLOPS の性能を持つハード化された浮動小数点演算子を備えた業界初のデバイスを提供します。Arria® 10 FPGA と SoC の可変精度 DSP ブロック・アーキテクチャーの詳細はこちらをご覧ください。

最新ニュース: 最新の MathWorks R2014b リリースでインテル® SoC FPGA (および関連する浮動小数点実装) を新たにサポート

HDL Coder と Embedded Coder は、MathWorks R2014b によりインテル® SoC FPGA ファミリーを新たにサポートします。MathWorks ツールに精通した開発者は、インテル® SoC FPGA をターゲットにしたコード生成をこの開発環境のままで行える利便性の向上を享受できます。

FPGA 設計者やプロセッサー・プログラマーは、インテル® SoC FPGA をターゲットにして合理化された共通のデザイン・メソドロジーを共有できるようになります。

詳細については、https://www.mathworks.com/hardware-support/altera-soc-ecoder.html をご覧ください。

以下のホワイトペーパーやウェブキャストで、浮動小数点 DSP ソリューションをご紹介します。

ホワイトペーパー

ピーク浮動小数点性能クレームの理解

このホワイトペーパーでは、デジタル信号プロセッサー、グラフィックス・プロセシング・ユニット (GPU)、および FPGA の浮動小数点演算のピーク性能を算出して比較しています。インテルが業界標準の方法で測定して公表した Arria® 10 デバイスの最大 1.5TFLOPS という値、Stratix® 10 デバイスの 10TFLOPS という値がいかに信頼できる値であるかを説明し、この値を他の FPGA ベンダーの値と比較してみましょう。

ホワイトペーパー (PDF) を読む

ハード化された浮動小数点を実装して効果的な DSP デザインを FPGA で実現

インテルのハード化された浮動小数点実装の詳細については、こちらをご覧ください。このホワイトペーパーでは、Arria® 10 デバイスから Stratix® 10 デバイスに至るまでの、FPGA で最高の浮動小数点 DSP アルゴリズム性能を実現する斬新なアーキテクチャーについて説明します。

ホワイトペーパー (PDF) を読む

BDTI は、実環境の複雑な DSP デザインのエネルギー効率を、インテル® FPGA 28nm 開発ボード上で評価します。

  • 複雑な DSP デザインの消費電力ベンチマーク：コレスキーおよび QR ベースの行列の因数分解
  • 浮動小数点のツールフローの結果と有用性

ホワイトペーパー (PDF) を読む

BDTI、実環境の複雑な DSP デザインの性能をインテル® FPGA 28nm 開発ボードで評価。

  • 複雑な DSP デザインのパフォーマンス・ベンチマーク: コレスキーおよび QR ベースの行列の因数分解
  • 浮動小数点のツールフローの結果と有用性

ホワイトペーパー (PDF) を読む

プレビューを見る

表示件数を増やす 表示件数を減らす

Web キャスト

最新: 今すぐ視聴する、オンデマンド、15 分

FPGA のハード浮動小数点 DSP ブロックで設計開発期間を短縮

このウェブキャストを見ると以下の情報を入手できます。

  • 現在の浮動小数点実装における課題の概要
  • インテルのハード浮動小数点 DSP ブロックの紹介
  • かつてない DSP 性能、設計者の生産性、ロジックの効率化を実現するための概要