



この翻訳版ドキュメントのメンテナンスは終了しております。

この文書には、古いコンテンツや商標が含まれている場合があります。

最新情報につきましては、次のリンクから英語版の最新資料をご確認ください。

<https://www.intel.com/content/www/us/en/programmable/documentation/lit-index.html>

Please take note that this document is no longer being maintained. It may contain legacy content and trademarks which may be outdated.

Please refer to English version for latest update at

<https://www.intel.com/content/www/us/en/programmable/documentation/lit-index.html>

この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。

このアプリケーション・ノートでは Altera® Stratix® V GX と Stratix V GT デバイス間のファミリ間移行（また、パーティカル・マグレーションと呼ばれる）をデザインするためのガイドラインを提供します。両方のファミリで異なる電源電圧と利用可能なパッケージに配慮する高度なプランニングによって同じパッケージの Stratix V GX または Stratix V GT デバイスで組み立て可能な PCB をデザインすることができます。

PCB デザインでいずれかのデバイスを使用するために、これらのガイドラインに従います。アルテラは、Stratix V GX および GT デバイス間のデザインのスムーズな移行を確保するために、PCB デザイン・プロセス中でこれらのガイドラインを使用することを推奨します。Stratix V GX および GT FPGA 間のファミリ間の移行は、Stratix V GT FPGA でデザインすることができます。また、Stratix V GX FPGA を使用してシステムをテストすることもできます。

サポートされるデバイス・パッケージの移行

表 1 に、Stratix V GX および GT のデバイス・パッケージ間で移行可能なデバイスを示します。表 1 に示す 4 つのデバイスはファミリ間の移行ができます。Stratix V GX 及び Stratix V GT デバイス間の主な違いは、トランシーバです。5SGXA5 と 5SGXA7 デバイスは 48 の統合された 14.1 Gbps の GX トランシーバを提供します。5SGTC5 と 5SGTC7 デバイスは Stratix V GX デバイスの 4 つの GX トランシーバを 28 Gbps の GT トランシーバに交換します。超高帯域幅をサポートするには Stratix V GT デバイスは Stratix V GX デバイスの 12 トランシーバのパッケージ・ピンをパワー・ピンに交換します。



Stratix V GT デバイスの Pin-Out に基づいて PCB デザインで Stratix V GT および GX デバイスの両方を使用することができます。しかし、Stratix V GX デバイスの Pin-Out に基づく PCB デザインは、GX デバイスのみを使用します。

表 1. Stratix V GX および Stratix V GT デバイスのクロス・ファミリの移行

デバイス	パッケージ ⁽¹⁾	F1517 40 x 40 (mm) 1.0-mm ピッチ		
		ユーザー I/Os ⁽²⁾	LVDS カウント	28-Gbps チャンネル / 14.1-Gbps チャンネル
5SGXA5	NF40	600	150	0/48
5SGXA7	NF40	600	150	0/48
5SGTC5	KF40	600	150	4/32
5SGTC7	KF40	600	150	4/32

表 1 の注：

- (1) 各パッケージには、N は 48 のトランシーバ・チャンネル、そして K は 36 のトランシーバ・チャンネルを示します。F は FineLine BGA のパッケージ種類、そして 40 は 1517 ピンと 40 x 40 mm のパッケージ寸法を示します。
- (2) I/O カウントでは汎用 I/O、専用クロック・ピン及び兼用コンフィギュレーション・ピンの全てが含まれています。専用コンフィギュレーション・ピンはユーザー I/O カウントに含まれません。

Stratix V GX と Stratix V GT デバイスの違い

Stratix V GT デバイスは、Stratix V GX デバイスの右側の 4 つの GX トランシーバ・チャネルを GT トランシーバ・チャネルに置き換えます。表 2 に、移行したピン位置を示します。GT トランシーバ・チャネルを使用するには、これらのピンの PCB トレース・デザインは 28 Gbps の要件を満たす必要があります。

表 2. Stratix V GX および GT デバイスのトランシーバ・ピンの移行したピン位置と機能

ピン位置	Stratix V GX デバイスのピン名 GX トランシーバ	Stratix V GT デバイスのピン名 GT トランシーバ
AM1	GXB_RX_R3n, GXB_REFCLK_R3n	GTB_RX_R0n
AM2	GXB_RX_R3p, GXB_REFCLK_R3p	GTB_RX_R0p
AB1	GXB_RX_R9n, GXB_REFCLK_R9n	GTB_RX_R1n
AB2	GXB_RX_R9p, GXB_REFCLK_R9p	GTB_RX_R1p
P1	GXB_RX_R15n, GXB_REFCLK_R15n	GTB_RX_R2n
P2	GXB_RX_R15p, GXB_REFCLK_R15p	GTB_RX_R2p
F1	GXB_RX_R21n, GXB_REFCLK_R21n	GTB_RX_R3n
F2	GXB_RX_R21p, GXB_REFCLK_R21p	GTB_RX_R3p
AP1	GXB_TX_R3n	GTB_TX_R0n
AP2	GXB_TX_R3p	GTB_TX_R0p
AD1	GXB_TX_R9n	GTB_TX_R1n
AD2	GXB_TX_R9p	GTB_TX_R1p
T1	GXB_TX_R15n	GTB_TX_R2n
T2	GXB_TX_R15p	GTB_TX_R2p
H1	GXB_TX_R21n	GTB_TX_R3n
H2	GXB_TX_R21p	GTB_TX_R3p

また、Stratix V GT デバイスは、GT トランシーバにクリーンな電源を提供するために GT トランシーバの電源ピンを 8 つの Stratix V GX トランシーバのレシーバ・ピンに置き換えます。表 3 に、移行したピン位置を示します。PCB デザインの時に、これらのピンは電源プレーンに結合される必要があります。



Stratix V の GX デバイスは、GX と GT デバイスと互換性がある PCB で使用される場合、表 3 に示されたように、ピンを専用の 1.0 V GT の電源に接続します；フローティングのままにしないでください。

Stratix V GT トランシーバは、独自の電源があります：VCCR_GTBR、VCCT_GTBR、VCCL_GTBR、および VCCA_GTBR。GX と GT デバイスの両方の PCB をデザインするには、電源要件を考慮する必要があります。移行 PCB の電源をデザインするために多くのオプションがあります。次の電源のデザイン・ガイドラインは、すべてのデータ・レートのオプションを含む PCB デザインの例を提供します。

- VCCR_GTBR、VCCL_GTBR、および VCCT_GTBR は 1.0 V の電源です。同じ電源レギュレータを共有することがあります。しかし、それらは少なくとも 60 dB によって互いに分離されなければなりません。
- 0.85 V から 1.0 V の範囲で調整可能な独自のレギュレータで VCCR_GXB を保ちます。
- 0.85 V から 1.0 V の範囲で調整可能な独自のレギュレータで VCCT_GXB を保ちます。

- VCCA_GXBL は1つのパワー・レギュレータで保ちます。VCCA_GXBR および VCCA_GTBR は異なるパワー・レギュレータで保ちます。2.5 V と 3.0 V 間の範囲で調整可能なレギュレータを使用します。


 更新された電源のデザインについては、「Stratix V GT Device Family Pin Connection Guidelines」を参照してください。

表 3. Stratix V GX デバイスのレシーバ・ピン及び Stratix V GT デバイスのパワー・ピンの移行したピン位置と機能

ピン位置	Stratix V GX デバイスのピン名 GX のレシーバ・チャネル	Stratix V GT デバイスのピン名 GT トランシーバ
AL3	GXB_RX_R2n, GXB_REFCLK_R2n	VCCL_GTBR0
AL4	GXB_RX_R2p, GXB_REFCLK_R2p	VCCL_GTBR0
AE3	GXB_RX_R8n, GXB_REFCLK_R8n	VCCL_GTBR1
AE4	GXB_RX_R8p, GXB_REFCLK_R8p	VCCL_GTBR1
U3	GXB_RX_R14n, GXB_REFCLK_R14n	VCCL_GTBR2
U4	GXB_RX_R14p, GXB_REFCLK_R14p	VCCL_GTBR2
G3	GXB_RX_R20n, GXB_REFCLK_R20n	VCCL_GTBR3
G4	GXB_RX_R20p, GXB_REFCLK_R20p	VCCL_GTBR3
AK1	GXB_RX_R4n, GXB_REFCLK_R4n	VCCR_GXBR0
AK2	GXB_RX_R4p, GXB_REFCLK_R4p	VCCR_GXBR0
AC3	GXB_RX_R10n, GXB_REFCLK_R10n	VCCR_GXBR1
AC4	GXB_RX_R10p, GXB_REFCLK_R10p	VCCR_GXBR1
R3	GXB_RX_R16n, GXB_REFCLK_R16n	VCCR_GXBR2
R4	GXB_RX_R16p, GXB_REFCLK_R16p	VCCR_GXBR2
D1	GXB_RX_R22n, GXB_REFCLK_R22n	VCCR_GXBR3
D2	GXB_RX_R22p, GXB_REFCLK_R22p	VCCR_GXBR3
AT1	GXB_RX_R1n, GXB_REFCLK_R1n	VCCT_GXBR0
AT2	GXB_RX_R1p, GXB_REFCLK_R1p	VCCT_GXBR0
AF1	GXB_RX_R7n, GXB_REFCLK_R7n	VCCT_GXBR1
AF2	GXB_RX_R7p, GXB_REFCLK_R7p	VCCT_GXBR1
V1	GXB_RX_R13n, GXB_REFCLK_R13n	VCCT_GXBR2
V2	GXB_RX_R13p, GXB_REFCLK_R13p	VCCT_GXBR2
K1	GXB_RX_R19n, GXB_REFCLK_R19n	VCCT_GXBR3
K2	GXB_RX_R19p, GXB_REFCLK_R19p	VCCT_GXBR3

8つの Stratix V GX トランシーバ・チャンネルのトランスミッタ・ピンは Stratix V GT デバイスで接続されません。表 4 に、これらのピン位置を示します。これらのピンは、フローティングのままにします；PCB デザインで使用しないでください。

表 4. Stratix V GX デバイスのレシーバ・ピン及び Stratix V GT デバイスのフローティング・ピンの移行したピン位置と機能

ピン位置	Stratix V GX デバイスのピン名 GX レシーバ・チャンネル	Stratix V GT デバイスのピン名
AR3	GXB_TX_R1n	接続されない (NC)
AR4	GXB_TX_R1p	NC
AN3	GXB_TX_R2n	NC
AN4	GXB_TX_R2p	NC
AK5	GXB_TX_R4n	NC
AK6	GXB_TX_R4p	NC
AF5	GXB_TX_R7n	NC
AF6	GXB_TX_R7p	NC
AD5	GXB_TX_R8n	NC
AD6	GXB_TX_R8p	NC
AB5	GXB_TX_R10n	NC
AB6	GXB_TX_R10p	NC
V5	GXB_TX_R13n	NC
V6	GXB_TX_R13p	NC
T5	GXB_TX_R14n	NC
T6	GXB_TX_R14p	NC
P5	GXB_TX_R16n	NC
P6	GXB_TX_R16p	NC
K5	GXB_TX_R19n	NC
K6	GXB_TX_R19p	NC
J3	GXB_TX_R20n	NC
J4	GXB_TX_R20p	NC
E3	GXB_TX_R22n	NC
E4	GXB_TX_R22p	NC

表 5 に、Stratix V GX デバイスと Stratix V GT デバイス間のパッケージ移行のピン・マップを示します。ページ 2 の表 2 に移行したピンはピンクで表示されます。ページ 3 の表 3 に移行したピンはグレイで表示されます。ページ 4 の表 4 に移行したピンは水色で表示されます。

表 5. Stratix V GX と Stratix V GT 移行のピン・マップ (その 1)

Stratix V GX ピン・マップ

	1	2	3	4	5	6
A	—	GND	GND	—	GND	—
B	GXB_RX_R23n	GXB_RX_R23p	GND	GND	GND	GND
C	GND	GND	GXB_TX_R23n	GXB_TX_R23p	GND	—
D	GXB_RX_R22n	GXB_RX_R22p	GND	GND	GND	—
E	GND	GND	GXB_TX_R22n	GXB_TX_R22p	GND	—
F	GXB_RX_R21n	GXB_RX_R21p	GND	GND	GND	—
G	GND	GND	GXB_RX_R20n	GXB_RX_R20p	GND	—
H	GXB_TX_R21n	GXB_TX_R21p	GND	GND	GND	—
J	GND	GND	GXB_TX_R20n	GXB_TX_R20p	GND	GND
K	GXB_RX_R19n	GXB_RX_R19p	GND	GND	GXB_TX_R19n	GXB_TX_R19p
L	GND	GND	GXB_RX_R18n	GXB_RX_R18p	GND	GND
M	GXB_RX_R17n	GXB_RX_R17p	GND	GND	GXB_TX_R18n	GXB_TX_R18p
N	GND	GND	GXB_TX_R17n	GXB_TX_R17p	GND	GND
P	GXB_RX_R15n	GXB_RX_R15p	GND	GND	GXB_TX_R16n	GXB_TX_R16p
R	GND	GND	GXB_RX_R16n	GXB_RX_R16p	GND	GND
T	GXB_TX_R15n	GXB_TX_R15p	GND	GND	GXB_TX_R14n	GXB_TX_R14p
U	GND	GND	GXB_RX_R14n	GXB_RX_R14p	GND	GND
V	GXB_RX_R13n	GXB_RX_R13p	GND	GND	GXB_TX_R13n	GXB_TX_R13p
W	GND	GND	GXB_TX_R12n	GXB_TX_R12p	GND	GND
Y	GXB_RX_R12n	GXB_RX_R12p	GND	GND	GXB_TX_R11n	GXB_TX_R11p
AA	GND	GND	GXB_RX_R11n	GXB_RX_R11p	GND	GND
AB	GXB_RX_R9n	GXB_RX_R9p	GND	GND	GXB_TX_R10n	GXB_TX_R10p
AC	GND	GND	GXB_RX_R10n	GXB_RX_R10p	GND	GND
AD	GXB_TX_R9n	GXB_TX_R9p	GND	GND	GXB_TX_R8n	GXB_TX_R8p
AE	GND	GND	GXB_RX_R8n	GXB_RX_R8p	GND	GND
AF	GXB_RX_R7n	GXB_RX_R7p	GND	GND	GXB_TX_R7n	GXB_TX_R7p
AG	GND	GND	GXB_TX_R6n	GXB_TX_R6p	GND	GND
AH	GXB_RX_R6n	GXB_RX_R6p	GND	GND	GXB_TX_R5n	GXB_TX_R5p
AJ	GND	GND	GXB_RX_R5n	GXB_RX_R5p	GND	GND
AK	GXB_RX_R4n	GXB_RX_R4p	GND	GND	GXB_TX_R4n	GXB_TX_R4p
AL	GND	GND	GXB_RX_R2n	GXB_RX_R2p	GND	GND
AM	GXB_RX_R3n	GXB_RX_R3p	GND	GND	GND	GND

Stratix V GT ピン・マップ

	1	2	3	4	5	6
A	—	GND	GND	—	GND	—
B	GXB_RX_R23n	GXB_RX_R23p	GND	GND	GND	GND
C	GND	GND	GXB_TX_R23n	GXB_TX_R23p	GND	—
D	GXB_VCCR	GXB_VCCR	GND	GND	GND	—
E	GND	GND	NC	NC	GND	—
F	GTB_RX_R3n	GTB_RX_R3p	GND	GND	GND	—
G	GND	GND	GTB_VCCL	GTB_VCCL	GND	—
H	GTB_TX_R3n	GTB_TX_R3p	GND	GND	GND	—
J	GND	GND	NC	NC	GND	GND
K	GXB_VCCT	GXB_VCCT	GND	GND	NC	NC
L	GND	GND	GXB_RX_R18n	GXB_RX_R18p	GND	GND
M	GXB_RX_R17n	GXB_RX_R17p	GND	GND	GXB_TX_R18n	GXB_TX_R18p
N	GND	GND	GXB_TX_R17n	GXB_TX_R17p	GND	GND
P	GTB_RX_R2n	GTB_RX_R2p	GND	GND	NC	NC
R	GND	GND	GXB_VCCR	GXB_VCCR	GND	GND
T	GTB_TX_R2n	GTB_TX_R2p	GND	GND	NC	NC
U	GND	GND	GTB_VCCL	GTB_VCCL	GND	GND
V	GXB_VCCT	GXB_VCCT	GND	GND	NC	NC
W	GND	GND	GXB_TX_R12n	GXB_TX_R12p	GND	GND
Y	GXB_RX_R12n	GXB_RX_R12p	GND	GND	GXB_TX_R11n	GXB_TX_R11p
AA	GND	GND	GXB_RX_R11n	GXB_RX_R11p	GND	GND
AB	GTB_RX_R1n	GTB_RX_R1p	GND	GND	NC	NC
AC	GND	GND	GXB_VCCR	GXB_VCCR	GND	GND
AD	GTB_TX_R1n	GTB_TX_R1p	GND	GND	NC	NC
AE	GND	GND	GTB_VCCL	GTB_VCCL	GND	GND
AF	GXB_VCCT	GXB_VCCT	GND	GND	NC	NC
AG	GND	GND	GXB_TX_R6n	GXB_TX_R6p	GND	GND
AH	GXB_RX_R6n	GXB_RX_R6p	GND	GND	GXB_TX_R5n	GXB_TX_R5p
AJ	GND	GND	GXB_RX_R5n	GXB_RX_R5p	GND	GND
AK	GXB_VCCR	GXB_VCCR	GND	GND	NC	NC
AL	GND	GND	GTB_VCCL	GTB_VCCL	GND	GND
AM	GTB_RX_R0n	GTB_RX_R0p	GND	GND	GND	GND

表 5. Stratix V GX と Stratix V GT 移行のピン・マップ (その 2)

Stratix V GX ピン・マップ

	1	2	3	4	5	6
AN	GND	GND	GXB_TX_R2n	GXB_TX_R2p	GND	—
AP	GXB_TX_R3n	GXB_TX_R3p	GND	GND	GND	—
AR	GND	GND	GXB_TX_R1n	GXB_TX_R1p	GND	—
AT	GXB_RX_R1n	GXB_RX_R1p	GND	GND	GND	—
AU	GND	GND	GXB_TX_R0n	GXB_TX_R0p	GND	—
AV	GXB_RX_R0n	GXB_RX_R0p	GND	GND	GND	GND
AW	—	GND	GND	—	—	—

Stratix V GT ピン・マップ

	1	2	3	4	5	6
AN	GND	GND	NC	NC	GND	—
AP	GTB_TX_R0n	GTB_TX_R0p	GND	GND	GND	—
AR	GND	GND	NC	NC	GND	—
AT	GXB_VCCT	GXB_VCCT	GND	GND	GND	—
AU	GND	GND	GXB_TX_R0n	GXB_TX_R0p	GND	—
AV	GXB_RX_R0n	GXB_RX_R0p	GND	GND	GND	GND
AW	—	GND	GND	—	—	—

改訂履歴

表 6 に、このアプリケーション・ノートの改訂履歴を示します。

表 6. 改訂履歴

日付	バージョン	変更内容
2011 年 5 月	1.0	初版

