

この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。

2007 年 12 月 ver. 1.0

Application Note 493

はじめに

今日、多数のアプリケーションで充電電池が使用されています。しかし、ユーザと通信できないために、有効性が損なわれる場合があります。このデザイン例では、MAX II® デバイスを I²C バッテリ・ゲージ・インタフェースとして使用する方法を示しています。最終製品は、バッテリ・ゲージとホスト・システム間の通信を改善する低コストのインテリジェント・デバイスです。

I²C バス上の バッテリ・ ゲージ

バッテリ・ゲージは、バッテリ容量の状態を継続的にモニタし、それをわかりやすい形式でユーザに表示するデバイスです。エンベデッド・システムでは多くの場合、バッテリ電源ステータスはリモートでモニタされます。業界標準の 2 線式 I²C バスとインタフェース・デバイスにより、エンベデッド・システムとバッテリ・ゲージ間の通信を簡単にすることができます。2 線式通信リンクはオーバヘッドが小さいため、電源をモニタするために PCB 上で必要な配線パターンの本数が少なくすみます。MAX II CPLD はインタフェース・デバイスとして簡単に利用できます。I²C インタフェースでは、MAX II CPLD がバッテリ・ゲージの読取値にリモートからアクセスできます。I²C シリアル・インタフェースは、データ・ライン (SDA) とクロック・ライン (SCL) で構成されます。ラインは両方とも双方向であり、システムの V_{CC} にプルアップされます。このバスは、システム内の他の I²C 互換デバイスにも共通のバスです。

MAX II デバイスを 使用した I²C バッテリ・ ゲージとの インタフェー ス

この実装では、バッテリ・ゲージは MAX II CPLD のスレーブとして機能し、ソフトウェア・プログラマブル・アドレスを持っています。マスタとして動作する CPLD はいつでも、バッテリ・ゲージ・インタフェースを通して、正確な充電状態を読み取ることができます。デザインでは、Maxim DS2745 などの安価なバッテリ・ゲージ・デバイスを使用しています。Maxim DS2745 に関する情報は、下記のサイトから入手できます。

www.maxim-ic.com/quick_view2.cfm/qv_pk/4994

デザインは例として作成したものであり、完全な I²C マスタを実装していません。したがって、このデザインはマルチマスタ機能には対応せず、I²C インタフェースを通して、DS2745 バッテリ・ゲージを読み取る MAX II CPLD の能力を実証することのみを意図しています。

図 1 に、I²C バッテリ・ゲージのブロック図を示します。双方向ライン SCL および SDA がシステムの入力と出力を形成しています。表 1 に、このデザインで使用されている I²C 信号を示します。

図 1. バッテリ・ゲージと CPLD 間の I²C インタフェース




表 1. I²C インタフェース・ピンの説明

信号	用途	入力 / 出力
SCL	I ² C クロック	出力
SDA	I ² C シリアル・データ	双方向

ゲージからバッテリーのステータスを取得するために、マスタはバス上に Start 条件を送信することによって通信サイクルを開始します。Start 条件は SCL ラインが High のときに SDA ラインを Low にプルすることであり、その後7ビットのスレーブ・アドレスと書き込みコマンド (90h) が続きます。スレーブはこれらの信号を受け取った後、マスタに確認応答を返します。

図 2. マスタとスレーブの通信


S	Device Address (90h)	ACK	Memory Address (0h)	ACK	Sr	Device Address (91h)	Gauge Output (MSB)	ACK	Gauge Output (LSB)	ACK	P
1-bit	8-bit Address with write	1-bit	8-bit	1-bit	1-bit	8-bit Address with write	8-bit	1-bit	8-bit	1-bit	1-bit

S: Start ACK: Acknowledgement
P: Stop Sr: Repeat Start

Master Write Slave Write

確認応答（バッテリー・ゲージ DS2745）を受け取った後、マスタはスレーブ上の電圧レジスタに対応するメモリ・アドレス（0Ch）を送信します。DS2745がこのメモリ・アドレスを確認すると、マスタが Repeat Start (Sr) を生成します。Repeat Start の後、CPLD（マスタ）が再びデバイス・アドレスを送信し、今度はその後にリード・コマンド（91h）が続きます。DS2745 がそれと同じものとして確認します。次の 2 回の 8 ビット・リード動作により、バッテリー・データが SDA ライン上でマスタに転送されます。MSB が最初に送信され、その後に LSB が続きます。マスタは 8 ビット受信するごとに確認応答を送信します。読み出しが完了した後、マスタにより、SCL ラインが High のときに SDA を High に維持することによって Stop 条件 (P) が生成されます。スレーブは、2 の補数形式のデータを返し、これが表示用のバー形式に変換されます。

図 3. I²C バッテリー・ゲージのデモンストレーション図



実装

このデザイン例は、EPM240 デバイスまたは他の MAX II CPLD、および Maxim DS2745 などの I²C バッテリー・ゲージ・デバイスで実装できます。このデザインは I²C バスを通じて Maxim DS2745 バッテリー・ゲージと通信し、外部ステイミュラスなしで、絶えず更新される電圧読取値を表示します。

DS2745 バッテリー・ゲージによって返される電圧ステータスは、11 ビット幅の 2 の補数形式のデータです。電圧読取値は、MAX II CPLD によって 8 つの電圧振幅レベルを使用する一般的な表示形式に変換されます。その後、8 個の LED で構成される LED アレイで表示されます。

MDN-B2 デモ・ボード上へのデザイン例の実装について、以下に詳しく説明します。表 2 に、このデザイン例の EPM240G ピン・アサインメントを示します。

表 2. MDN-B2 デモ・ボードを使用したデザイン例			
EPM240G のピン・アサインメント			
信号	ピン	信号	ピン
SCLK	ピン 39	SDA	ピン 40
led_level[0]	ピン 76	led_level[1]	ピン 75
led_level[2]	ピン 74	led_level[3]	ピン 73
led_level[4]	ピン 72	led_level[5]	ピン 71
led_level[6]	ピン 70	led_level[7]	ピン 69

未使用ピンは、Quartus® II ソフトウェアで **input-tristated** として割り当てます。また、SCLK ピンと SDA ピンの **Auto Open Drain** 設定をイネーブルにする必要があります。これを行うには、Assignments メニューの **Settings** をクリックします。次に、**Analysis and Synthesis Settings** を選択して **Auto Open-Drain** 設定をイネーブルにします。これらの設定の後にコンパイル・サイクルが続きます。

デザイン・ノート

MDN-B2 デモ・ボードでこのデザインのデモを行うには、以下の操作を実行します。

1. デモ・ボードの電源をオンにします（スライド・スイッチ SW1 を使用）。
2. デモ・ボード上の JTAG ヘッド JP5 とプログラミング・ケーブル（ByteBlaster™ II または USB-Blaster™）を使用してデザインを MAXII CPLD ヘダウンロードします。プログラミング・プロセスの起動中に、デモ・ボードの SW4 を押し続けます。プログラミングを終えたら、電源をオフにして JTAG コネクタを取り外します。
3. DS2745 バッテリ・ゲージ・モジュール（MDN-B2 デモ・ボードに同梱）をデモ・ボードのヘッド JP3 に取り付けます。コネクタの赤いマークが JP3 のピン #1 と合っていることを確認してください。
4. MDN-B2 デモ・ボードの電源をオンにします。
5. デモ・ボード上の赤色 LED アレイが、バッテリ・ゲージ・モジュールの電圧変動に合わせて変化することを観察します。この電圧は、バッテリ・ゲージ・モジュールのプリセットを変更して変えることができます。

ソース・コード

このデザイン例は Verilog を使用して作成しており、本書で説明する MDN-B2 デモ・ボードを使用したデモとなっています。ソース・コード、テストベンチ、および完成した Quartus II プロジェクトは、以下から入手可能です。

www.altera.co.jp/literature/an/an493.zip

まとめ

このデザイン例が示すように、MAX II CPLD は、I²C などの業界標準システム・インタフェースにインタフェースするための、コスト効果の高い汎用的なソリューションです。MAX II CPLD は低消費電力のため、バッテリー動作システムにおいて電力効率の高いソリューションを提供します。内部オシレータ、ユーザ・フラッシュ・メモリ、および多電圧機能により、コストおよびボード・スペース効率に優れたソリューションを実現します。これは今日の大部分のバッテリー動作システムで、最も重要なものです。

関連情報

- MAX II CPLD ホームページ：
www.altera.co.jp/products/devices/cpld/max2/mx2-index.jsp
- MAX II デバイスの資料ページ：
www.altera.co.jp/literature/lit-max2.jsp
- MAX II パワーダウン・デザイン：
www.altera.co.jp/support/examples/max/exm-power-down.html
- MAX II アプリケーション・ノート：
「AN 422: MAX II CPLD を使用したポータブル・システムにおける消費電力の管理」
「AN 428: MAX II CPLD のデザイン・ガイドライン」

改訂履歴

表 3 に、このアプリケーション・ノートの改訂履歴を示します。

日付 & ドキュメント・バージョン	変更内容	概要
2007 年 12 月 v1.0	初版	—



101 Innovation Drive
San Jose, CA 95134
www.altera.com
Literature Services:
literature@altera.com

Copyright © 2007 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, specific device designations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera Corporation. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.

