| 更新対象: |
|---|
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
このドキュメントでは、メモリーIPインターフェイスを備えた PCI Express* Avalon® Memory-Mapped ( Avalon® -MM) ダイレクト・メモリー・アクセス (DMA) を使用したリファレンス・デザインについて説明します。このリファレンス・デザインは、2種類のメモリー・ソリューションである外部 (DDR4) メモリーおよびHBM2メモリーを備えた高性能DMAコントローラー、 Avalon® -MM Intel® Stratix® 10 Hard IP+ for PCI Express* のパフォーマンスを紹介します。
リファレンス・デザインには、DMAサポート用のハイスループット・データムーバーを使用して、DMA転送をセットアップするLinux* ソフトウェア・ドライバーが含まれています。読み出しデータムーバーは、システムメモリーから Avalon® -MMスペース内の外部メモリーまたはHBM2メモリーに、データを移動させます。書き込みデータムーバーは、アプリケーション・ロジックの外部メモリーまたはHBM2メモリーから PCIe* スペース内のシステムメモリーに、データを移動させます。このリファレンス・デザインを使用すると、 Avalon® -MM Intel Stratix 10 Hard IP+ for PCI Express* のパフォーマンスの評価が可能となり、それには高性能DMAで異なるメモリーIPを備えたAvalon-MMインターフェイスを使用します。
| リファレンス・デザイン | ハードウェア | HBM2を備えたスループット (GB/s) | DDR4を備えたスループット (GB/s) | ゲート数 | デザインリンク | ||
| 読み出し | 書き込み | 読み出し | 書き込み | ||||
| HBM2およびDDR4を搭載した Avalon® -MM Intel Stratix 10 MX Hard IP+ DMA | インテル® Stratix® 10 MX FPGA開発キット | 14.42 | 14.07 | 14.82 | 14.06 | 77K ALM 85K ALUT 697 M20K |
PCI Express Gen3 x16 AVMM DMA with HBM2 and DDR4 Reference Design |