インテル® Stratix® 10 SEU (Single Event Upset) 緩和 ユーザーガイド

ID 683602
日付 10/10/2018
Public
ドキュメント目次

1. インテル® Stratix® 10 SEU緩和の概要

更新対象:
インテル® Quartus® Prime デザインスイート 18.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
SEU (Single Event Upset) とは、FPGAの内部メモリーエレメントの状態がまれに意図せぬ変化をすることで、宇宙放射線の影響によって発生します。 この状態変化はソフトエラーであり、FPGAが永久的に破損することはありません。FPGAは、意図せぬメモリー状態になるため、バックグラウンド・スクラビングによって問題が修正されるまでは、誤って動作する可能性があります。

インテル® Quartus® Prime開発ソフトウェアで提供されている機能の中には、SEUの影響、つまりソフトエラーの検出と修正、またデザインに対するSEUの影響の特性評価を行うためのものがあります。また、一部のIntel FPGAには、エラーの検出と修正に役立つ専用の回路が含まれています。

Intel FPGAのメモリーは、ユーザーロジック(ブロックメモリーとレジスター)およびConfiguration Random Access Memory (CRAM) 内にあります。 インテル® Quartus® Prime ProgrammerではCRAMのロードには .sof ファイルが使用されます。その後CRAMでは、すべてのFPGAロジックと配線のコンフィグレーションが行われます。SEUでCRAMビットを検出した場合、デバイスでCRAMビットを使用していなければその影響は無害ですが、影響が深刻になる可能性があるのは、SEUによって重要なロジックまたは内部信号配線が影響を受けた場合です。

多くの場合、デザインでSEUが発生する可能性は低いので緩和は必要ありませんが、複数の高密度コンポーネントを含むシステムなどの非常に複雑なシステムでは、エラー率が重要なシステムデザインの要素になる可能性があります。システムに複数のFPGAが含まれていて、非常に高い信頼性と可用性が必要な場合は、ソフトエラーの影響を考慮し、この章で説明する手法で、このような種類のエラーを検出して修復してください。