インテルのみ表示可能 — GUID: sss1411450059290
Ixiasoft
1. Parallel Flash Loader Intel® FPGA IPユーザーガイド
| 更新対象: |
|---|
| インテル® Quartus® Prime デザインスイート 21.1 |
| IPバージョン 19.1.0 |
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
このドキュメントでは、フラッシュメモリーをプログラミング、およびフラッシュメモリーからFPGAをコンフィグレーションして、デザインでParallel Flash Loader (PFL) Intel® FPGA IPコアをインスタンス化する方法について説明します。
FPGAの集積度を高めるには、より大きなコンフィグレーション・ストレージが必要です。システムにフラッシュ・メモリー・デバイスが含まれている場合は、フラッシュメモリーをFPGAコンフィグレーション・ストレージとしても使用できます。インテルMax® デバイス ( インテル® MAX® 10、 MAX® II、および MAX® Vデバイス) または他のすべてのFPGAのPFL IPコアを使用して、JTAGインターフェイスを介してフラッシュ・メモリー・デバイスを効率的にプログラミングし、フラッシュ・メモリー・デバイスからインテルFPGAへのコンフィグレーションを制御できます。