インテル® Stratix® 10汎用I/Oユーザーガイド

ID 683518
日付 1/08/2020
Public
ドキュメント目次

1. Intel® Stratix® 10 I/O の概要

更新対象:
インテル® Quartus® Prime デザインスイート 19.4
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
Intel® Stratix® 10の汎用I/O(GPIO)システムは、I/Oエレメント(IOE)とGPIO IP コアから構成されています。
  • IOEは双方向のI/OバッファーおよびLVDS I/Oおよび3 V I/O バンク内にあり、I/Oレジスターに含まれています。
  • GPIO IP コアは、ダブル・データ・レートI/O(DDIO)、遅延チェーン、I/Oバッファー、コントロール信号、およびクロックの駆動を含む、GPIOコンポーネントおよび機能をサポートします。
  • 2つの I/O バンクは、セキュア・デバイス・マネージャ(SDM)とハード・プロセッサー・システム(HPS)と共有されています。
  • ハード・プロセッサー・システム(HPS)を備えたデバイスの場合、3つのLVDS I/OバンクがHPS SDRAMインターフェイスと共有されます。
  • 3つのVI/Oバンクは、I/OレジスターとDDIOを備えていません。
  • 3.3 V I/Oバンクは、 Intel® Stratix® 10 GX 400およびSX 400デバイスのHF35パッケージで使用できます。