JESD204B Intel® FPGA IPユーザーガイド

ID 683442
日付 8/18/2022
Public
ドキュメント目次

1. JESD204B IPのクイック・リファレンス

更新対象:
インテル® Quartus® Prime デザインスイート 21.3
IPバージョン 19.2.0
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

JESD204B Intel FPGA IPは、高速ポイントツーポイント・シリアル・インターフェイスのIP (知的財産権) です。

注: システム要件とインストール手順については、Intel FPGA Software Installation & Licensingを参照してください。
表 1.   JESD204B IPに関する簡単な情報

項目

説明

プロトコル機能

  • Joint Electron Device Engineering Council (JEDEC) JESD204B.01、2012規格リリース仕様
  • デバイスのサブクラス:
    • Subclass 0 - JESD204Aと下位互換性があります。
    • Subclass 1 - SYSREF 信号を使用して確定的レイテンシーをサポートします。
    • Subclass 2 - SYNC_N 検出を使用して確定的レイテンシーをサポートします。

コア機能

  • パラメーターL、M、およびFのランタイム・コンフィグレーション
  • 最大12.5ギガビット/秒 (Gbps) のデータレート - JESD204B仕様
  • 最大19.2 Gbpsのデータレート — JESD204B仕様では認定されていません (特性化されていないサポート)
  • シングルまたはマルチレーン (リンクあたり最大8レーン)
  • シリアルレーンのアライメントとモニタリング
  • レーン同期
  • マルチデバイス同期をサポートするモジュールデザイン
  • MACとPHYのパーティショニング
  • 確定的レイテンシーのサポート
  • 8B/10Bエンコーディング
  • スクランブリング/デスクランブリング
  • 送信データパスと受信データパス用の Avalon® ストリーミング・インターフェイス
  • Configuration and Status registers (CSR) 用の Avalon® メモリーマップド・インターフェイス
  • シミュレーション・テストベンチの動的生成

一般的なアプリケーション

  • ワイヤレス通信機器
  • 放送機器
  • 軍事装備
  • 医療機器
  • テストおよび測定機器

デバイスファミリーのサポート

  • インテル® Agilex™ デバイス (Eタイル)
  • インテル® Cyclone® 10 GX FPGAデバイス
  • インテル® Stratix® 10 FPGAデバイス (Lタイル/Hタイル/Eタイル)
  • インテル® Arria® 10 FPGAデバイス
  • Stratix® V FPGAデバイス
  • Arria® V FPGAデバイス
  • Arria® V GZ FPGAデバイス
  • Cyclone® V FPGAデバイス

デザインツール

  • デザイン作成およびコンパイル用の インテル® Quartus® Prime開発ソフトウェア内のプラットフォーム・デザイナーのパラメーター・エディター
  • タイミング解析用の インテル® Quartus® Prime開発ソフトウェアのタイミング・アナライザー

  • ModelSim* - Intel® FPGA Edition QuestaSim* シミュレーター、 Riviera-PRO* VCS* / VCS* MX、およびデザイン・シミュレーションまたは合成用の Xcelium* Parallelシミュレーター・ソフトウェア