1. AN 922: ECOコンパイルフローの使用
更新対象: |
---|
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
一般的なFPGAプロジェクト開発サイクルでは、デザインのプログラマブル・ロジック部分の仕様がデザインプロセス中に変更される可能性があります。 インテル® Quartus® Prime開発ソフトウェアでは、フルコンパイルが完了した後でもこのような対象を絞った直前のengineering change orders (ECO) をサポートします。このアプリケーション・ノートでは、デザイン例を使用したECOの実装について説明します。
ECOは通常、デザインの検証段階で発生します。例えば、検証中に、ネットリスト接続の変更、LUTロジックエラーの修正、ノードの新しい場所への配置などの小規模な変更がデザインに必要であると判断する場合があります。RTLを変更してデザインを完全にリコンパイルするのではなく、ECOの変更を実装すると、必要な時間が大幅に短縮されます。また、変更されるのは影響を受けるロジックのみです。
ECOコマンドの指定は、::quartus::eco パッケージを使用してTclスクリプトで行います。
ECOの変更 | ECOコマンド |
---|---|
Route | |
Tie-Off | |
Lutmask | |
Slew Rate | |
Current Strength | |
Delay Chains | |
Update MIF | |
IOPLL Ref Clock ( インテル® Stratix® 10デバイスのみ) | |
Create New Node | |
Remove Node | |
Place Node | |
Unplace Node | |
Create Wirelut | |
このアプリケーション・ノートのアクティビティーは、次のセクションに分かれています。
注: インテル® Quartus® Primeプロ・エディション開発ソフトウェアによるECOのサポート対象は、 インテル® Stratix® 10および インテル® Agilex™ デバイスのみです。