インテルのみ表示可能 — GUID: sam1394000084476
Ixiasoft
3.1. ガイドライン:VCCIO範囲における検討事項
3.2. ガイドライン: 電圧リファレンスのI/O規格に関する制約
3.3. ガイドライン:LVTTL / LVCMOS入力バッファのクランプ・ダイオードを有効にする
3.4. ガイドライン: LVDSのI/O制約規則に対する準拠
3.5. ガイドライン:I/O制約のルール
3.6. ガイドライン:アナログ-デジタル・コンバータのI/O制約
3.7. ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約
3.8. ガイドライン:兼用コンフィグレーション・ピン
3.9. ガイドライン: MAX® 10 E144パッケージのクロックおよびデータ入力信号
インテルのみ表示可能 — GUID: sam1394000084476
Ixiasoft
1. MAX® 10 I/Oの概要
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 16.0 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
MAX® 10の汎用I/O(GPIO)システムは、I/Oエレメント(IOE)とアルテラGPIO ライト IPコアから構成されています。
- IOEには、デバイス外周部のI/Oバンクに配置されている双方向I/OバッファおよびI/Oレジスタが含まれます。
- アルテラGPIO ライト IPコアは、ダブル・データ・レートI/O(DDIO)、遅延チェイン、I/Oバッファ、コントロール信号、およびクロックの駆動を含む、GPIOコンポーネントおよび機能をサポートします。