インテル® Hyperflex™ アーキテクチャー高性能デザイン・ハンドブック

ID 683353
日付 10/04/2021
Public
ドキュメント目次

1. インテル® Hyperflex™ FPGAアーキテクチャーの概要

更新対象:
インテル® Quartus® Prime デザインスイート 21.3
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
この資料では、 インテル® Hyperflex™ FPGAアーキテクチャーで最大のパフォーマンスを達成するためのデザイン手法について説明します。 インテル® Hyperflex™ FPGAアーキテクチャーは、 インテル® Stratix® 10および Intel® Agilex™ デバイスで最高のクロック周波数を可能にするHyper-Retiming、Hyper-Pipelining、およびHyper-Optimizationのデザイン手法をサポートしています。
インテル® Hyperflex™ アーキテクチャーPGA
インテル® Hyperflex™ アーキテクチャー・デバイス インテル® Hyperflex™ アーキテクチャーの説明
インテル® Stratix® 10FPGA

バイパス可能なHyper-Registersをデバイスコアのルーティング・セグメントおよびすべての機能ブロック入力にパックする「Registers Everywhere」のアーキテクチャー。ルーティング信号は最初にレジスターを通過するか、マルチプレクサーにレジスターを直接バイパスして、帯域幅面積 および電力効率を改善します。

Intel® Agilex™ FPGA
図 1. 随所のRegister
図 2. バイパス可能な Hyper-Register

このドキュメントでは、 インテル® Hyperflex™ FPGAアーキテクチャーを活用するための具体的なデザイン・ガイドライン、ツールフロー、および実際の例を次のとおり示します。