プログラマブル・アクセラレーション・カード (インテルArria 10 GX FPGA対応)のインテル・アクセラレーション・スタックのクイック・スタートガイド

ID 683633
日付 8/05/2019
Public
ドキュメント目次

1. インテル®アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応)の紹介

更新対象:
インテル® アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) 1.2
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

このガイドでは、 インテル®プログラマブル・アクセラレーション・カード (インテル® Arria® 10 GX FPGA 搭載版)の簡単な紹介を提供します(この資料では インテル® PAC (インテル® Arria® 10 GX FPGA 搭載版)と省略される)。このガイドでは、仮想化されていない環境と仮想化された環境の両方で、ループバックテストHello FPGAをロードして実行する手順を示します。

アクセラレーション・スタックは、ソフトウェア開発者とRTL開発者の両方が Intel® FPGAのパワーを活用できるようにするソフトウェア、ファームウェア、およびツールのコレクションです。 計算量の多いタスクをFPGAにオフロードすることで、アクセラレーション・プラットフォームは インテル® Xeon® プロセッサーを他の重要な処理タスクのために解放します。

アクセラレーター・カードである インテル® PAC (インテル® Arria® 10 GX FPGA 搭載版)は、マザーボードの PCIe* インターフェイスを介して インテル® Xeon® プロセッサーに接続します。

図 1.  インテル® PAC (インテル® Arria® 10 GX FPGA 搭載版)プラットフォーム・ードウェアとソフトウェアの概要

FPGAの柔軟性を活用するために、実行時に インテル® Arria® 10 GX FPGAの定義済みのパーシャル・リコンフィギュレーション(PR)領域をリコンフィグレーションできます。 複数のアクセラレーター・ファンクショナール・ユニット(AFU)をデザインして、このPR領域に出入りできます。 インテル® Xeon® プロセッサーで実行されているオープン・プログラマブル・アクセラレーション・エンジン (OPAE)のソフトウェアは、リコンフィグレーション・プロセスのすべての詳細を処理します。

リコンフィグレーションは、OPAEが提供する多くのユーティリティーの1つです。OPAEは、AFU開発に役立つライブラリー、ドライバー、およびサンプルプログラムも提供します。

動的な読み込みAFUを促進するには、アクセラレーション・スタックは次の2つのコンポーネントが含まれます。
  • FIM 。このコンポーネントは、Intel QPI上のAFUをロードするフレームワークを提供します。また、FIMAFUのためにPR地域も含まれています。Intel QPIは、 PCIe* IPコア、CCI-Pファブリック、オンボードDDRメモリー・インターフェイス、FPGA Management Engine(FME)を含むアクセラレーターをサポートするFPGAロジックが含まれます。電源投入時に、FIMビットストリーム・イメージを含むオンボードFPGAコンフィギュレーション・フラッシュはFIMをコンフィグレーションします。OPAEソフトウェアがAFUイメージをプログラムするまで、PR領域は空です。FIMフレームワークが修正されました。Intel QPI用のFIMの現在のリリースのための単一のPRリージョンをサポートします。
  • アクセラレーション・スタックは、RTLまたは OpenCL* デザインフローを使用したAFUイメージの作成をサポートします。AFUイメージには、AFUのPR領域ビットストリームと、AFU特性と動作パラメーターに関するOPAE情報を提供するメタデータが含まれています。 現在のリリースでは、Intel QPIがインストール済みの単一のPRリージョンで単一のAFUイメージを動的にスワップすることをサポートしています。
図 2.  AFU PRリージョンとの インテル® Arria® 10

AFUは、CCI-Pインターフェイスを介して インテル® Xeon® プロセッサーに接続し、次に PCIe* リンクに接続します。 インテル® PAC (インテル® Arria® 10 GX FPGA 搭載版)プラットフォームは、CCI-Pインターフェイスの簡易バージョンを使用します。詳細についてはCCI-Pインターフェース、 インテル®アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P)リファレンスマニュアルを参照してください。

AFUは、合計8 GBのプライベートDDR4-SDRAMメモリーの2つのバンクにも接続します。 各DDR4メモリー・バンク・インターフェイスには、標準の Avalon® Memory-Mapped (Avalon-MM)インターフェイスがあります。 このインターフェイスの詳細については、AvalonMMインターフェイス仕様を参照してください。

インテル® PAC (インテル® Arria® 10 GX FPGA 搭載版)は、単一のQSFP +ネットワークポートをサポートします。