ハード・プロセッサー・システム (HPS) コンポーネントは、ご自身のデザインのロジックを以下に接続するラッパーです。
- HPSハードロジック
- シミュレーション・モジュール
- バス機能モデル (BFM)
- ソフトウェア・ハンドオフ・ファイル
HPSコンポーネントは、デザインしたHPSハードロジックをインスタンス化し、他のソフト・コンポーネントがHPSハードロジックと接続できるようにします。HPSコンポーネントは、HPSでのソフトロジックとハードロジックの接続を可能にするためだけに機能するため、FPGA ファブリックにおける占有スペースはわずかです。
ソフトロジックをHPSに接続すると、プラットフォーム・デザイナーを使い以下のフィーチャーを利用できるようになります。
- AXI* に Avalon® Memory-Mapped (Avalon-MM) インターフェイスを採用することによって実現される相互運用性
- データ幅のミスマッチ処理およびクロックドメインのクロッシング転送処理
統合ロジックを作成することなく、 Intel® FPGA IP、サードパーティーのIP、そしてHPSに定義するカスタムIPを統合することが可能です。このリファレンス・マニュアルは、コンポーネントのオプションによって、公開およびコンフィグレーションされるインターフェイスについての詳細を説明しています。
HPSシステム・アーキテクチャーおよびフィーチャーについては、Intel Stratix® 10 Hard Processor System Technical Reference Manualの、「Introduction to the Hard Processor」の章を参照ください。