Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

1. LL Ethernet 10G MACについて

更新対象:
インテル® Quartus® Prime デザインスイート 18.1
IPバージョン 18.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

Low Latency (LL) Ethernet 10G (10GbE) Media Access Controller (MAC) Intel® FPGA IPコアは、IEEE 802.3-2008仕様を実装するコンフィグレーション可能なコンポーネントです。インテルFPGAデバイスで完全なイーサネット・サブシステムを構築し、それを外部デバイスに接続するには、インテル FPGA PHY IPコアまたはサポートされているPHYのいずれかを備えたLL 10GbE Intel® FPGA IPコアを使用します。

次の図は、LL 10GbE MAC Intel® FPGA IPコアを備えたシステムを示しています。

図 1. LL 10GbE MACの一般的なアプリケーション

注: インテルFPGAは、LL 10GbE Media Access Control (MAC) およびMulti-Rate Ethernet PHY (PCS + PMA) IPを実装およびサポートして、チップ間またはチップ間チャネルで外部のMGBASE-TおよびNBASE-T (1G/2.5G/5G/10Gb Ethernet) PHY標準デバイスとインターフェイス接続します。ただし、インテルFPGAは、CAT-5/6/7などの必要なツイストペア銅線ケーブルと直接インターフェイス接続するための、これらのインターフェイス仕様の準拠またはサポートをしていません。