| 機能 |
利点 |
| デュアル・プロセッサー・サーバー・プラットフォーム向けに512KB L2 キャッシュ搭載インテル® Xeon® プロセッサーを2個サポート |
インテル® Xeon® プロセッサーに採用された Intel NetBurst® マイクロアーキテクチャーとハイパースレッディング (HT) テクノロジー† の効果により、サーバー負荷のピーク時にもトップクラスの処理性能を発揮するプラットフォームを実現。 |
| 400MHz システムバス |
3.2GB/s のシステムバス帯域幅によりメモリーおよび I/O 帯域幅の拡大に対応し、バランスのとれた高性能プラットフォームを実現。 |
| インテル® ハブ・アーキテクチャー 2.0 による MCH への接続 |
MCH と3つの P64H2 を1GB/s 以上の帯域幅でポイント・ツー・ポイント接続。ECC (Error Code Correction) による保護と高速データ転送性能により、I/O セグメントの信頼性を高め、高速ネットワーク・アクセスを実現。 |
| 64ビット PCI/PCI-X コントローラー・ハブ 2 (P64H2) |
次世代の PCI/PCI-X パフォーマンスを提供し、プラットフォームの柔軟性が大幅に向上。3つの P64H2 のそれぞれが2つの独立した64ビット133MHz PCI-X セグメントを備え、各セグメントごとに1つの PCI ホット・プラグ・コントローラーが用意されているため、1システムで最大6つの PCI-X バスが利用可能。 |
| デュアルチャネル DDR (英語) 200 メモリー・インターフェイス |
144ビット幅、200MHz の DDR SDRAM メモリー・インターフェイスにより、最大3.2GB/s のメモリー帯域幅を実現 (対応メモリー・チップは最大512Mビット)。 |
| 高度なプラットフォーム RASUM 機能 |
インテル® x4 Single Device Data Correction (SDDC)1 対応のメモリー ECC (Error Correction Code)、ハードウェア・メモリー・スクラビング、MCH SMBus ターゲット・インターフェイス、ハブ・インターフェイス ECC、リセット後も保持される詳細なエラーステータス情報などの機能により、プラットフォームの信頼性を強化。 |
インテル® E7500 チップセットは、Intel NetBurst® マイクロアーキテクチャー・ベースの512KB L2 キャッシュ搭載インテル® Xeon® プロセッサーをサポートしたデュアル・プロセッサー (DP) サーバー・プラットフォーム向け量産型チップセット・ファミリーの第1弾として発表された製品です。
