F タイル PCIe ハード IP
インテル® F タイル ハード IP は、PCIe 4.0 をエンドポイント、ルートポート、TLP バイパスの各モードでサポートします。また、Avalon ストリーミング・インターフェイスもサポートします。F タイルは、インテル® Agilex™ デバイスのコンパニオン・タイルとして機能します
F タイルは P タイルの後継で、PCIe 3.0 および 4.0 構成をネイティブにサポートしています。
F タイル PCIe ハード IP
標準および仕様コンプライアンス
- PCIe Base Specification Revision 4.0
- Single Root I/O Virtualization and Sharing Specification, Rev 1.1
- Address Translation Services, Revision 1.1
- PHY Interface for PCIe Architectures, Version 4.0
- Virtual I/O Device (VIRTIO) Version 1.0
機能
- ハード IP として実装された、トランザクション層、データリンク層、および物理層を含む完全なプロトコルスタックを含みます。
- リンク・ダウントレーニングで 1.0/2.0 構成に対応した PCIe 4.0/3.0 構成をネイティブにサポートしています。
- ルートポート (RP) およびエンドポイント (EP) モードをサポートします。
- TL バイパス・モードをサポートしており、UP ポートまたはダウンポート機能をファブリック・ベースの PCI スイッチ IP で作業することができます。
- さまざまなマルチリンク EP モード、RP モードを低帯域の x8、x4 コンフィグレーションでサポートします。
- 512 バイトまでの最大ペイロードサイズ (MPS) をサポートします。
- 4,096 バイト (4KB) までの最大リード要求長 (MRRS) をサポートします。
- 単一の仮想チャネル (VC) をサポートします。
- コンプリーション・タイムアウト・インターフェイスを介してコンプリーション・タイムアウトの範囲をサポートします。
- Atomic 運用 (FetchAdd / Swap / CAS) に対応します。
- さまざまなクロッキング・モード (Common Reflect、Independent Refclks with / without Spread Spectrum (SRIS、SRNS)) をサポートします。
- PCIe アドバンスド・エラー・レポーティングに対応します。
- ECRC の生成およびチェックに対応します。
- データバスのパリティー保護に対応します。
- D0 および D3 PCIe パワーステートをサポートします。
- レシーバーにおける Lane Margining に対応します。
- リタイマーの存在を検知します。
- FPGA 構成とユーザー・モードへの入力が完了する前に PCIe ハード IP のホストとの通信を可能にする自律型ハード IP モードをサポート。
- PCIe リンクによる FPGA コア構成 (CVP Init および CVP アップデート)
多機能およびバーチャライゼーション機能
- SR-IOV サポート (各エンドポイントで 8 PF、2K VF)
- Configuration Intercept Interface による VirtIO サポート
- Scalable I/O および Shared Virtual Memory (SVM) サポート (予定)
- アクセス・コントロール・サービス(ACS)
- Alternative routing-ID interpretation (ARI)
- Function level reset (FLR)
- TLP Processing Hint (TPH) のサポート
- Address Translation Services (ATS) のサポート
- Process Address Space ID (PasID)
ユーザー・インターフェイス機能
- Avalon ストリーミング・インターフェイス (Avalon-ST)
- 別ヘッダー、データおよびプレフィックスを備えたユーザー・パケット・インターフェイス。
- いかなるサイクルにおいても最大 2 TLP の処理が可能なデュアル・セグメント・ユーザー・パケット・インターフェイス (x16 モードのみ)
- エクステンデッド・タグをサポートします。
- 10 ビットのタグをサポートします (すべての機能を組み合わせて、最大 768 の未処理タグ (x16) / 512 の未処理タグ (x8/x4) を随時サポート)。
IP デバッグ機能
- 以下の機能を含むデバッグ・ツールキット:
- プロトコルおよびリンク・ステータス情報
- PMA レジスターアクセスと Eye View 能力を含む、基本的および高度なデバッグ機能
ドライバーサポート
- Linux デバイスドライバー
関連リンク
関連情報
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
Altera® FPGA IP を使用した設計
Altera® FPGA 向けに最適化された多様な既製コアを提供する Altera® FPGA Intellectual Property (IP) を使用した設計の詳細をご覧ください。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コアライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。