インテル® FPGA JESD204B IP
インテルは、処理能力が高くない低価格の製品から、FPGA や SoC などのハイパフォーマンス製品に至るまで、多岐にわたる製品に対応する JESD204B シリアル・インターフェイスを提供しています。インテル® FPGA JESD204B IP は、データを FPGA デバイスに転送するための、デジタル - アナログ (DAC) またはアナログ - デジタル (ADC) コンバーター向け高速ポイントツーポイント・シリアル・インターフェイスです。
インテル® FPGA F タイル JESD204B IP ユーザーガイドを読む ›
インテル® FPGA F タイル JESD204B IP デザイン例ユーザーガイドを読む ›
インテル® FPGA JESD204B IP ユーザーガイドを読む ›
インテル® FPGA JESD204B IP
インテル® FPGA JESD204B IP は次の機能を含んでいます。
- メディア・アクセス・コントロール (MAC) — リンク状態と文字置換を制御するデータ・リンク・レイヤー (DLL) ブロック。
- 物理レイヤー (PHY) - 物理コーディング・サブレイヤー (PCS) および物理メディア・アタッチメント (PMA) ブロック。
インテル独自のフル・トランスポート・レイヤーの実装により、デザインエンジニアがトランスポート・レイヤー・ソリューションを統合または開発するためにドキュメントを分析する必要はなくなります。インテルがアナログ・ツー・デジタル・コンバーター (ADC) やデジタル・ツー・アナログ・コンバーター (DAC) のベンダー、RFIC、およびアナログ・フロント・エンドと共に行う インテル® FPGA JESD204B Intellectual Property (IP) コアのハードウェア相互接続性テストにより、市場への参入も加速します。
機能
インテル® FPGA JESD204B IP コアは次の主要な機能を提供します。
- 最大 12.5Gbps のレーンレート (JESD204B 規格で規定および認定済み)、インテル® Agilex™ 7 E タイル向けの最大 19Gbps のレーンレート、およびインテル® Agilex™ 7 F タイル向けの最大 20Gbps のレーンレート (JESD204B 規格では規定および認定なし)
- JESD パラメーターのランタイム・リコンフィグレーション (L、M、F、S、N、K、CS、CF、データレート)
- ポータビリティのためのベースおよび PHY のパーティショニング
- サブクラス 0 のオペレーティング・モード (JESD204A への後方互換性のため)
- サブクラス 1 および 2 のオペレーティング・モード (ADC / DAC と FPGA の間での決定論的レイテンシーに対応するため)
- マルチデバイス同期
- シリアルレーンのアライメントと監視
- IP コアでのレイテンシーの調整機能
- トランシーバー数を最適化するための、トランスミッター (TX) とレシーバー (RX) のトランシーバー・チャネル共有
- トランスポート・レイヤー・デザインを含む、ハードウェア検証済みのデザイン例
インテルは、以下のトップベンダーが提供するコンバーター・デバイスを対象として、インテル® FPGA JESD204B IP ハードウェアの検証を実施しました。以下に示すハードウェア・チェックアウト・レポートをダウンロードしてご覧ください。
アナログデバイス
- AD9625 - インテル® Stratix® 10 L-Tile (PDF)
- AD9371 - インテル® Arria® 10 GX (PDF)
- AD9162 - インテル® Arria® 10 GX (PDF)
- AD9680 - インテル® Arria® 10 GX/Stratix® V (PDF)
- AD9250 - Arria® V GT/Arria® V SoC (PDF)
- AD9625 - インテル® Arria® 10 GX/Stratix® V (PDF)
- AD6676 - インテル® Arria® 10 GX (PDF)
- AD9144 - インテル® Arria® 10 GX (PDF)
関連リンク
ドキュメント
注: Texas Instruments の TSW14J57 および TSW14J56 評価モジュール (EVM) は、インテル® Arria® 10 FPGA と Arria® V FPGA をそれぞれを使用して設計されています。TSW14J57EVM および TSW14J56EVM がサポートする Texas Instruments のすべてのデバイスは、ハードウェア検証済みで、インテル® FPGA ESD204B IP との互換性が確認されています。
関連情報
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
Altera® FPGA IP を使用した設計
Altera® FPGA 向けに最適化された多様な既製コアを提供する Altera® FPGA Intellectual Property (IP) を使用した設計の詳細をご覧ください。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コアライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。
† テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なります。システムやコンポーネント製品の購入を検討される場合は、ほかの情報や性能テストも参考にして、性能を総合的に評価してください。パフォーマンスおよびベンチマーク結果の詳細については、www.intel.com/benchmarks を参照してください。
Intel および Quartus は、アメリカ合衆国および / またはその他の国における Intel Corporation またはその子会社の商標です。