インテル® MAX® 10 10M50 FPGA
仕様
インテル®製品の比較
基本仕様
-
製品コレクション
インテル® MAX® 10 FPGA
-
ステータス
Launched
-
発売日
2014
-
リソグラフィー
55 nm
CNDA アカウントでサインインすると、SKU の詳細が表示されます。
リソース
-
ロジックエレメント (LE)
50000
-
ファブリックおよび I/O 位相ロックループ (PLL)
4
-
最大エンベデッド・メモリー
1.638 Mb
-
デジタル信号処理 (DSP) フォーマット
Multiply
-
ハード・メモリー・コントローラー
いいえ
-
外部メモリー・インターフェイス (EMIF)
DDR2 SDRAM, DDR3 SDRAM, LPDDR2, SRAM
-
ユーザー・フラッシュ・メモリー
はい
-
内部コンフィグレーション・ストレージ
はい
I/O 規格
-
最大ユーザーI/O数†
500
-
I/O 標準サポート
3.0 V to 3.3 V LVTTL, 1.0 V to 3.3 V LVCMOS, PCI, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, PPDS, BLVDS, TMDS, Sub-LVDS, SLVS, HiSpi
-
最大 LVDS ペア
30
高度なテクノロジー
パッケージの仕様
-
パッケージオプション
F256, F484, F672, E144
補足事項
オーダーとコンプライアンス情報
CNDA アカウントでサインインすると、SKU の詳細が表示されます。
オーダー & スペック情報
トレード・コンプライアンス情報
- ECCN 製品によって異なる
- CCATS NA
- US HTS 8542390001
製品仕様変更通知 (PCN) 情報
SR4PQ
- 965620 製品仕様変更通知 (PCN)
SR4PP
- 965619 製品仕様変更通知 (PCN)
SR6HP
- 967774 製品仕様変更通知 (PCN)
SR6HN
- 967773 製品仕様変更通知 (PCN)
SR6HM
- 967772 製品仕様変更通知 (PCN)
SR6HL
- 967771 製品仕様変更通知 (PCN)
SR4PA
- 965605 製品仕様変更通知 (PCN)
SR5ZJ
- 967148 製品仕様変更通知 (PCN)
SRBKN
- 973687 製品仕様変更通知 (PCN)
SRBKM
- 973686 製品仕様変更通知 (PCN)
SR5ZH
- 967147 製品仕様変更通知 (PCN)
SRBKL
- 973685 製品仕様変更通知 (PCN)
SR5ZG
- 967146 製品仕様変更通知 (PCN)
SRBKK
- 973683 製品仕様変更通知 (PCN)
SRBKJ
- 973682 製品仕様変更通知 (PCN)
SR4P9
- 965604 製品仕様変更通知 (PCN)
SR4P8
- 965603 製品仕様変更通知 (PCN)
SR4DV
- 965273 製品仕様変更通知 (PCN)
SR7DS
- 968828 製品仕様変更通知 (PCN)
SR4DU
- 965272 製品仕様変更通知 (PCN)
SR4DT
- 965271 製品仕様変更通知 (PCN)
SR4DS
- 965270 製品仕様変更通知 (PCN)
SR6HR
- 967776 製品仕様変更通知 (PCN)
SR6HQ
- 967775 製品仕様変更通知 (PCN)
SR7DW
- 968832 製品仕様変更通知 (PCN)
SR7DV
- 968831 製品仕様変更通知 (PCN)
SR4DW
- 965274 製品仕様変更通知 (PCN)
SR7DT
- 968829 製品仕様変更通知 (PCN)
ドライバーおよびソフトウェア
詳細
タイプ
詳細情報
OS
バージョン
日付
すべて
詳細を見る
ダウンロード
結果が見つかりません。検索条件:
Y
/apps/intel/arksuite/template/arkProductPageTemplate
最新ドライバーとソフトウェア
発売日
製品が初めて導入された日。
リソグラフィー
リソグラフィーとは、集積回路の製造に使われる半導体技術のことです。プロセスの微細度を表す単位はナノメートル (nm) です。この値から、半導体に組込まれている機能サイズが分かります。
ロジックエレメント (LE)
ロジックエレメント (LE) は、インテル® FPGA アーキテクチャにおけるロジックの最小単位です。コンパクトな LE は、効率的なロジックの使用と高度な機能を提供します。
ファブリックおよび I/O 位相ロックループ (PLL)
ファブリックおよび IO PLL は インテル® FPGA ファブリックのクロック・ネットワークと デバイスの IO セルに関連するクロック・ネットワークの設計と実装を簡素化するために使用されます
最大エンベデッド・メモリー
インテル® FPGA デバイスのプログラマブル・ファブリックにあるすべてのエンベデッド・メモリー・ブロックの合計容量です
デジタル信号処理 (DSP) フォーマット
インテル® FPGA デバイス・ファミリーによって、DSP ブロックはハード・フローティング・ポイント、ハード固定ポイント、乗算および累積、乗算のみなどの異なる形式をサポートします
ハード・メモリー・コントローラー
ハード・メモリー・コントローラーは インテルFPGAに接続されたハイパフォーマンス外部メモリー・システムを実現するために使用されますハード・メモリー・コントローラーは、同等のソフト・メモリー・コントローラーと比較して 消費電力とFPGAリソースを節約し より高いフリークエンシーでの動作をサポートします
外部メモリー・インターフェイス (EMIF)
インテル® FPGA デバイスがサポートする外部メモリー・インターフェイス・プロトコルです
ユーザー・フラッシュ・メモリー
ユーザー・フラッシュ・メモリーは、インテル® FPGA デバイスファミリーで利用できる不揮発性メモリーです。
内部コンフィグレーション・ストレージ
インテル® FPGA は、内部コンフィグレーション・ストレージまたは外部メモリーデバイスにコンフィグレーション・データを保存します。
最大ユーザーI/O数†
インテル® FPGA デバイスの汎用 I/O ピンの最大ナンバー (利用可能な最大パッケージの場合) です
†パッケージにより 実際のカウントはこれより少なくなる場合があります
I/O 標準サポート
インテル® FPGA デバイスがサポートする汎用 I/O インターフェイス規格です
最大 LVDS ペア
インテル® FPGA デバイスにコンフィギュレーション可能な LVDS ペアの最大ナンバーで 利用可能な最大パッケージの場合パッケージタイプ別の実際のRXおよびTX LVDSペア数については デバイスのドキュメントを参照してください
FPGA ビットストリーム・セキュリティー
インテル® FPGA デバイスファミリーによって、顧客のビットストリームのコピーを防止したり、動作中のデバイスへの不正操作を検出したりするさまざまなセキュリティー機能を使用することが可能です。
アナログ・デジタル・コンバーター
アナログ・デジタル・コンバーターは、インテル® FPGA デバイスファミリーで利用できるデータ・コンバーター・リソースです。
パッケージオプション
インテルFPGAデバイスは お客様のシステム要件に合わせて 異なるパッケージサイズ 異なるIOおよびトランシーバー数で提供されています
提供されているすべての情報は予告なしに変更されることがあります。インテル製品は随時、製造ライフサイクル、仕様、および製品の説明が予告なく変更される場合があります。ここに記載された情報は「現状」のまま提供されるものであり、インテルは情報の正確性、または製品の機能、利用可能性、機能性、記載された製品の互換性についていかなる表明も保証もいたしません。特定の製品やシステムの詳細については、各システムベンダーにお問い合わせください。
インテルの分類は一般的、教育的、計画的な目的のためだけであり、輸出管理分類番号 (ECCN) と統一関税品目 (HTS) 番号で構成されています。インテルの分類の取り扱いについては、インテルによらず、適切な ECCN または HTS について表明または保証を行うことを意味するものではありません。輸入業者または輸出業者は、取引の正確な分類を決定する責任を負うものとします。
製品の特性や機能の公式の定義については、データシートを参照してください。
‡ この機能は、コンピューティング・システムによっては利用できないことがあります。ご利用のシステムにこの機能が搭載されているかどうか、あるいは機能の互換性に関してシステム仕様 (マザーボード、プロセッサー、チップセット、電源、HDD、グラフィックス・コントローラー、メモリー、BIOS、ドライバー、仮想マシンモニター - VMM、プラットフォーム・ソフトウェア、およびオペレーティング・システム) を参照するには、システムベンダーにご確認ください。機能、パフォーマンス、この機能のその他の利点は、システム構成により異なります。
「発表済み」 SKUs はまだ使用できません。販売開始については、発売日を参照ください。